파워게이팅과 전압레벨조절을 이용하여누설전류를 줄인 SRAM (A Low Leakage SRAM Using Power-Gating and Voltage-Level Control)

서지정보

· 발행기관 : 대한전자공학회
· 수록지 정보 : 전자공학회논문지 - SD / 49권 / 8호 / 10 ~ 15페이지
· 저자명 : 양병도, 천유소

초록

본 논문에서는 파워게이팅과 전압레벨조절을 이용하여 누설전류를 줄인 SRAM을 제안하였다. 제안된 파워게이팅 기법은데이터를 저장하지 않은 메모리 셀 블록의 전력공급을 차단함으로써 누설전류를 크게 감소시키고, 제안된 전압레벨조절 기법은 데이터가 저장된 메모리 셀 블록의 접지전압을 올림으로써 누설전류를 줄여준다. 4K×8비트 SRAM 칩은 0.13㎛ CMOS 공정으로 제작되었고 VDD=1.2V로 동작하였다. 메모리 사용률이 0∼100%에 대하여, 동작 모드에서의 누설전류는 1.23∼9.87μW 이고 대기 모드에서 누설전류는 1.23∼3.01μW였다. 대기 모드 동안에, 제안된 SRAM의 누설전류는 기존의 SRAM의 12.5∼30.5%로 감소하였다.

영어초록

This letter proposes a low-leakage SRAM using power-gating and voltage-level control. The power-gating scheme significantly reduces leakage power by shutting off the power supply to blank memory cell blocks. The voltage-level control scheme saves leakage power by raising the ground line voltage of SRAM cells and word line decoders in data-stored memory cell blocks. A 4K×8bit SRAM chip was fabricated using a 1.2V 0.13μm CMOS process. The leakage powers are 1.23∼9.87μW and 1.23∼3.01μW for 0∼100% memory usage in active and sleep modes, respectively. During the sleep mode, the proposed SRAM consumes 12.5∼30.5% leakage power compared to the conventional SRAM.

참고자료

· 없음