0.18-μm CMOS 공정을 이용한 6～18 GHz 8-비트 실시간 지연 회로 설계 (Design of a 6～18 GHz 8-Bit True Time Delay Using 0.18-μm CMOS)

서지정보

· 발행기관 : 한국전자파학회
· 수록지 정보 : 한국전자파학회 논문지 / 28권 / 11호 / 924 ~ 927페이지
· 저자명 : 이상훈, 나윤식, 이성호, 이성철, 서문교

초록

본 논문에서는 6～18 GHz 대역 8-비트 true time delay(TTD) 회로의 설계 및 측정결과에 대하여 기술하였다. 단위 지연회로는 상대적으로 시간 지연 변화율이 일정한 m-유도 필터(m-derived filter)를 이용하였다. 설계한 8-비트 TTD는 2개의single-pole double-throw(SPDT)와 7 개의 double-pole double-throw(DPDT) 스위치로 구현하였으며, 인덕터를 이용하여 반사특성을 개선하였다. 설계된 8-비트 TTD는 0.18 μm CMOS 공정을 이용하여 제작하였다. 측정된 TTD 회로의 시간 가변 범위는 250 ps이고, 시간 지연 해상도는 약 1 ps이다. 6～18 GHz의 동작 주파수에서 RMS 시간 지연 오차는 11 ps 미만이며, 입출력 반사 손실은 10 dB 이상이다. 공급 전압은 1.8 V이며, 소비 전력은 0.0 mW이다. 칩 면적은 2.36×1.04 mm2이다.

영어초록

This paper presents a 6～18 GHz 8-bit true time delay (TTD) circuit. The unit delay circuit is based on m-derived filter with relatively constant group delay. The designed 8-bit TTD is implemented with two single-pole double-throw (SPDT) switches and seven double- pole double-throw (DPDT) switches. The reflection characteristics are improved by using inductors. The designed 8-bit TTD was fabricated using 0.18 μm CMOS. The measured delay control range was 250 ps with 1 ps of delay resolution. The measured RMS group delay error was less than 11 ps at 6～18 GHz. The measured input/output return losses are better than 10 dB. The chip consumes zero power at 1.8 V supply. The chip size is 2.36×1.04 mm2.

참고자료

· 없음