스테레오 영상으로부터의 실시간 변이정보 획득 알고리듬 및 하드웨어 구현 (Real-time Disparity Acquisition Algorithm from Stereoscopic Image and its Hardware Implementation)

서지정보

· 발행기관 : 한국통신학회
· 수록지 정보 : 한국통신학회논문지C / 34권 / 11호 / 1029 ~ 1039페이지
· 저자명 : 신완수, 서영호, 김동욱, 최현준

초록

본 논문에서는 기존의 변이 영상 획득 방법들에 비하여 시간 대비 정확도가 우수한 기법을 제안하고 H/W로 구현한다. 제안한 기법은 고속 연산이 가능한 화소 대 화소의 움직임 추정 기법을 이용한다. 움직임 추정 기법은 영상 내 텍스쳐의 분포 특성과 무관하게 정합 윈도우의 유사성에만 의존하기 때문에 추출된 변이정보의 정확도가 떨어진다. 이를 해결하기 위해서 영상의 국부 특성에 따른 가변 크기 윈도우 정합 기법을 도입하고, 영상 내 텍스쳐가 균일한 부분 및 물체의 윤곽선 부분에서도 높은 정확도를 얻는다.
제안한 기법은 고속 연산이 가능하도록 수행속도에 최적화된 하드웨어로 설계된다. 하드웨어는 Verilog-HDL로 설계하였고, Hynix 0.35μm CMOS 라이브러리를 사용하여 게이트수준으로 합성하였다. 구현한 H/W는 최대 120MHz의 클록 주파수에서 초당 15 프레임을 안정적으로 처리할 수 있었다.

영어초록

In this paper, the existing disparity aquisition algorithms were analyzed, on the bases of which a disparity generation technique that is superior in accuracy to the generation time was proposed. Basically it uses a pixel-by-pixel motion estimation technique. It has a merit of possibility of a high-speed operation. But the motion estimation technique has a disadvantage of lower accuracy because it depends on the similarity of the matching window regardless of the distribution characteristics of the texture in an image. Therefore, an enhanced technique to increase the accuracy of the disparity is required. This paper introduced a variable-sized window matching technique for this requirement. By the proposed technique, high accuracies could be obtained at the homogeneous regions and the object edges. A hardware to generate disparity image was designed, which was optimized to the processing speed so that a high throughput is possible. The hardware was designed by Verilog-HDL and synthesized using Hynix 0.35um CMOS cell library. The designed hardware was operated stably at 120MHz using Cadence NC-VerilogTM and could process 15 frames per second at this clock frequency.

참고자료

· 없음