샘플앤홀드 위상동기회로을 포함하는 인체통신 패킷 송수신기 (Body-channel Communication Packet Transceiver with Sample-and-Hold PLL)

서지정보

· 발행기관 : 대한전자공학회
· 수록지 정보 : 전자공학회논문지 / 56권 / 11호 / 31 ~ 36페이지
· 저자명 : 김태형, 한건희

초록

본 논문에서는 건식 전극을 사용하며 용량성 커플링 메커니즘에 의해 신호가 전달되는 반송주파수 대역에서 동작하는 인체통신 송수신기를 제안한다. 건식 전극의 불안정한 접촉 상태에 의해 발생하는 비트 에러율 저감을 위해 패킷 통신 방식을 도입하였으며, 낮은 반송주파수 대역에서 패킷 통신을 사용하기 위해 샘플앤홀드 위상동기회로를 도입하여 안정화시간을 단축하였다. 제안한 송수신기는 0.25 μm CMOS 공정을 이용하여 제작되었으며, 측정결과 샘플앤홀드 위상동기회로의 도입으로 안정화시간이 약 20배 단축되는 것이 확인되었다. 2 Mbps의 속도로 데이터를 송수신 가능한 송수신기는 2.5 V 전원전압에서 동작하여 송신부, 반송파 생성부, 샘플앤홀드 위상동기회로, 수신부가 각각 0.1, 0.94, 0.52, 4 mA의 전류 소모를 갖는다. 칩 코어의 전체 면적은 0.15 mm2이다.

영어초록

In this paper, we propose a body channel communication transceiver utilizing dry electrodes and operating at a carrier frequency of capacitive-coupling mechanism region. Packet communication method was introduced to reduce bit error caused by unstable contact of a dry electrode, and a sample-and-hold PLL was introduced to the receiver to realize packet communication with a low carrier frequency by reducing PLL settling time. The proposed transceiver was manufactured using a 0.25μm CMOS process. Measured settling time of PLL was reduced by about 20 times with sample-and-hold PLL operation. The transceiver with 2 Mbps speed operates at a 2.5 V supply voltage, resulting in the current consumption of 0.1, 0.94, 0.52 and 4 mA at the transmitter, carrier generator, sample-and-hold PLL and receiver, respectively. The total area of the chip core is 0.15 mm2.

참고자료

· 없음