5G 광중계기 구동을 위한 디지털 송수신 유닛 설계 (Development of Digital Transceiver Unit for 5G Optical Repeater)

서지정보

· 발행기관 : 한국전기전자학회
· 수록지 정보 : 전기전자학회논문지 / 25권 / 1호 / 156 ~ 167페이지
· 저자명 : 민경옥, 이승호

초록

본 논문에서는 5세대 이동통신 네트워크 서비스의 커버리지를 확장하고, 빌딩내에서의 안정적인 무선 네트워크 연결해 주는 5G 광중계기의 인빌딩용 디지털 송수신 유닛 설계를 제안한다. 제안된 5G 광중계기 구동을 위한 디지털 송수신 유닛은 신호처리부, RF 송수신부, 광입출력부, 클록발생부 등의 4개 블록으로 구성된다. 신호처리부는 CPRI 인터페이스의 기본 동작과 4채널 안테나 신호의 조합 및외부에서의 제어 명령에 대한 응답 등 중요한 역할을 수행한다. 또, JESD204B 인터페이스로 고품질의 IQ 데이터를 송수신 한다. 파워앰프를 보호하기 위해 CFR, DPD 블록이 동작한다. RF 송수신부는 안테나로부터 수신된 RF 신호를 AD 변환하여 JESD204B 인터페이스로 신호처리부에 전달되고, 신호처리부에서 JESD204B 인터페이스로 전달된 디지털 신호를 DA 변환하여 안테나로 RF 신호를 송신한다. 광입출력부는 전기신호를 광신호로 변환하여 송신하고, 광신호를 전기신호로 변환하여 수신한다. 클록발생부는 광입출력부의 CPRI인터페이스에서 공급되는 동기 클록의 지터(Jitter)를 억제하고, 신호처리부와 RF 송수신부에 안정적인 동기 클록을 공급한다. CPRI 연결전에는 로컬 클록을 공급하여 CPRI 연결 준비 상태로 동작한다. 본 논문에서 제안된 5G 광중계기 구동을 위한 디지털 송수신 유닛의정확성을 평가하기 위해서 Xilinx 사의 MPSoC 계열의 XCZU9CG-2FFVC900I를 사용하였고 설계 툴은 Vivado 2018.3을 사용하였다. 본논문에서 제안된 5G 광중계기 디지털 송수신 유닛이 ADC로 입력되는 5G RF 신호를 디지털로 변환하여 CPRI를 통해 JIG로 전달하는Uplink 동작과 JIG로부터 CPRI를 통해 전달받은 Downlink 데이터 신호를 DAC로 출력하는 기능과 성능을 평가하였다. 실험결과는 평탄도, Return Loss, Channel Power, ACLR, EVM, Frequency Error 등이 목표로 한 설정 값 이상의 성능이 나타남을 확인 할 수 있었다.

영어초록

In this paper, we propose a digital transceiver unit design for in-building of 5G optical repeaters that extends the coverageof 5G mobile communication network services and connects to a stable wireless network in a building. The digital transceiverunit for driving the proposed 5G optical repeater is composed of 4 blocks: a signal processing unit, an RF transceiver unit, anoptical input/output unit, and a clock generation unit. The signal processing unit plays an important role, such as acombination of a basic operation of the CPRI interface, a 4-channel antenna signal, and response to external controlcommands. It also transmits and receives high-quality IQ data through the JESD204B interface. CFR and DPD blocks operateto protect the power amplifier. The RF transmitter/receiver converts the RF signal received from the antenna to AD, istransmitted to the signal processing unit through the JESD204B interface, and DA converts the digital signal transmitted fromthe signal processing unit to the JESD204B interface and transmits the RF signal to the antenna. The optical input/output unitconverts an electric signal into an optical signal and transmits it, and converts the optical signal into an electric signal andreceives it. The clock generator suppresses jitter of the synchronous clock supplied from the CPRI interface of the opticalinput/output unit, and supplies a stable synchronous clock to the signal processing unit and the RF transceiver. Before CPRIconnection, a local clock is supplied to operate in a CPRI connection ready state. XCZU9CG-2FFVC900I of Xilinx’s MPSoCseries was used to evaluate the accuracy of the digital transceiver unit for driving the 5G optical repeater proposed in thispaper, and Vivado 2018.3 was used as the design tool. The 5G optical repeater digital transceiver unit proposed in this paperconverts the 5G RF signal input to the ADC into digital and transmits it to the JIG through CPRI and outputs the downlinkdata signal received from the JIG through the CPRI to the DAC. And evaluated the performance. The experimental resultsshowed that flatness, Return Loss, Channel Power, ACLR, EVM, Frequency Error, etc. exceeded the target set value.

참고자료

· 없음