Bit-line 인가 전압 보정에 의한 다중 셀 낸드 플래시 메모리 CCI 에러 보정 (CCI Error Correction to Correct Bit-line Applied Voltage for MLC NAND Flash Memories)

서지정보

· 발행기관 : 한국정보기술학회
· 수록지 정보 : 한국정보기술학회논문지 / 12권 / 11호 / 23 ~ 29페이지
· 저자명 : 이귀연

초록

본 논문은 CCI에 의한 다중 셀 NAND 플래시 메모리의 정보 왜곡을 보정하기 위한 새로운 방법으로 비트 라인에 인가되는 전압을 조정하는 방법을 제안하였다. 제안한 방법의 검증을 위하여, 먼저 20nm 디자인 룰과 64셀 스트링 게이트 구조를 갖는 다중 셀 NAND 플래시 메모리의 주변 가해자 3셀에 의한 피해자 셀의 문턱 전압 변화량을 분석하였고, 셀 스트링 전류를 계산하였다. 비트 라인 전압 0.1V의 보정으로 약 60mV의 문턱 전압 변화량 ()을 보정할 수 있음을 확인하였다. 따라서 동일 워드 라인을 공유하는 셀들을 동시에 읽을 때 CCI 정도에 따라 각각 다른 비트 라인에 인가되는 전압을 조절함으로써 읽기 성능의 저하 없이 CCI에 의한 정보의 왜곡을 보정할 수 있을 것으로 분석된다.

영어초록

In this paper, we propose a new method which corrects the MLC NAND flash memory data error caused from CCI by adjusting the applied bit-line voltage. To verify the proposed method, the threshold voltage shift () of a victim cell caused by three adjacent aggressor cells is analyzed and the cell string current is calculated in MLC NAND flash memory with 20nm design rule and 64 cell string gate architecture. The calculated data show that about 60mV of the threshold voltage () could be corrected by adjusting 0.1V in the applied bit-line voltage. Therefore, when we read multiple cells simultaneously which share the same word line, we may correct CCI error without performance degradation by adjusting each applied bit-line voltage depending on CCI degree.

참고자료

· 없음