매칭된 캐스코드 전력 셀 기반 K-/Ka-대역 CMOS 전력 증폭기 (A K-/Ka-Band CMOS Power Amplifier with a Matched Cascode Power Cell)

서지정보

· 발행기관 : 한국전자파학회
· 수록지 정보 : 한국전자파학회 논문지 / 32권 / 8호 / 751 ~ 754페이지
· 저자명 : 김창민, 김기철, 오준택

초록

본 논문은 매칭된 캐스코드 전력 셀 기반 K-/Ka-대역 광대역 CMOS 전력 증폭기 설계에 관한 내용이다. 캐스코드 전력셀의 공통 소스 단과 공통 게이트 단 사이에 직렬 인덕터를 연결하여 전력 셀의 역 격리도와 효율을 높였다. 전력 셀에서cold-FET을 직렬 인덕터 사이에 연결하여 캐스코드단의 위상 왜곡 현상을 감소시켜 전력 증폭기가 높은 선형성을 만족하도록 설계하였다. 입력 및 출력 매칭단은 밀리미터파 대역에서 높은 유도 계수 및 낮은 삽입손실을 갖는 브로드사이드결합 트랜스포머로 구성하였다. 제안한 전력 증폭기는 65-nm RF CMOS 공정을 사용하여 설계하였고, 0.99 mm × 0.57 mm의 칩 면적을 가진다. 제작된 전력증폭기는 설계결과, 24～28 GHz 대역에서 동작 범위에서 19～21 dBm의 최대 포화전력, 6.7～7.7 dB의 전력 이득, 32～37 %의 PAE를 가진다. 2-tone 시뮬레이션 결과에서 −30 dBc 이하의 IMD3를 만족하는 선형 전력 값은 24～28 GHz 대역에서 12.5～15.2 dBm의 광대역 특성을 확인하였다.

영어초록

This study proposes a K-/Ka-band CMOS power amplifier (PA) with a matched cascode power cell. Interstage inductors are introduced between the common source (CS) and common gate (CG) transistors to achieve high power gain and high reverse isolation of the PA.
Cold FETs are configured with interstage inductors to reduce the phase distortion of the PA. The input and output matching networks of the PA are designed as broadside-coupled transformers to obtain a high coupling coefficient and low insertion loss. The proposed PA is fabricated using a 65 nm RF CMOS process, whose chip dimensions are 0.99 mm × 0.57 mm. The device achieves a saturated output power of 19～21 dBm, power-added efficiency of 32～37 %, and power gain of 6.7～7.7 dB in a frequency range of 24～28 GHz. The linear power values for the IMD < −30 dBc are in the range of 12.5～15 dBm in a frequency range of 24～28 GHz.

참고자료

· 없음