공통 시뮬레이션 스냅샷 복원을 위한 Tcl 기반 검증 코드를 이용하여 Verilog 시뮬레이션 시간 단축 (Fast Verilog Simulation using Tcl-based verification code generation for Dynamically Reloading from Pre-Simulation Snapshot)

서지정보

· 발행기관 : 한국정보통신학회
· 수록지 정보 : 한국정보통신학회논문지 / 27권 / 4호 / 545 ~ 551페이지
· 저자명 : 이용훈, 박대진

초록

지능형 스마트 가전 및 차량용 반도체와 같이 하드웨어와 소프트웨어가 집적된 임베디드 프로세서의 검증 복잡도가 점차 증가하고 있다. 임베디드 프로세서 내장 소프트웨어의 실행시간 상태변화 시뮬레이션에 시간이 많이 걸리며 시뮬레이션을 반복하며 전체 테스트를 수행하기에 충분한 시간이 없을 수 있다. 본 논문은 기존 Verilog 시뮬레이션 시간을 줄이기 위해 반복적으로 수행되는 컴파일 및 공통의 실행구간을 스냅샷 파일로 저장하였다. 시뮬레이션 도중 플러그인 가능한 Tcl 기반 검증 코드를 이용하여 반복적으로 컴파일을 하지 않고 저장된 시점 이후부터 시뮬레이션을 수행하여 시간을 단축하였다. 시뮬레이션 단축시간 비교를 위해 8051 MCU 내부 DSP 블록 기능 검증을 DUT로 선정하였다. 추가적인 시뮬레이션 스냅샷 저장 시간 및 Tcl 기반검증 코드 수행시간에도 불구하고 기존 대비 시뮬레이션 시간을 53% 단축하였다.

영어초록

The verification complexity is becoming more complex, for the hardware-software tightly-coupled embedded processors in intelligent smart home appliances and automotives. Software-embedded processors require more verification overhead in time-dimension simulation for the long-term state transitions. Designers may not have enough time to perform all tests due to the repeated simulation. This paper presents an existing simulation method of implemented with Verilog digital design and propose a new method to reduce simulation run-time. To shorten simulation time, the compilation and common simulation run-time that are repeatedly performed were saved as snapshot file. The development tun-around time was reduced by performing the simulation using Tcl-based verification code for dynamically reloading from the stored simulation snapshot. The DSP block embedding in 8051 MCU is used as a demonstration. Despite the additional time of storing simulation snapshot and Tcl based verification code, simulation time was reduced by 53% compared to the traditional method.

참고자료

· 없음