전압제어발진기와 카운터를 기초로 한 DCPWM CMOS 벅 변환기 (A Counter and VCO based DCPWM CMOS Buck Converter)

서지정보

· 발행기관 : 대한전자공학회
· 수록지 정보 : 전자공학회논문지 / 57권 / 10호 / 17 ~ 23페이지
· 저자명 : 양홍렬, 윤광섭, 이종환

초록

본 논문에서 제안하는 DCPWM(Digital Controled Pulse Width Modulation) CMOS 벅 변환기는 디지털 제어 블록내 전압제어 발진기와 카운터 회로를 기반으로 설계되었다. 입력전압이 낮아져도 전압 변동의 영향을 적게 받는 전압제어발진기를 사용해서 입력전압에 포함된 아날로그 신호를 디지털 신호로 변환하였다. 제안 회로내 모든 블록을 클록으로 동기화시키기 위해서 스테이트 머신을 사용해서 셋 발생기와 리셋 발생기를 설계하였다. 적분기를 쓰지 않고 PFD(Phase Frequency Detector)의 신호를 감지하는 방법인 시간을 카운트하는 방법을 사용하였다. 제안하는 DCPWM 벅 변환기는 CMOS 65nm 6-메탈 1-폴리 공정을 이용하여 설계하였다. 2.2μH의 인덕터와 10μF의 커패시터를 외부 소자로 사용해서 칩 성능을 측정한 결과, 입력전압 범위는 1.1V∼1.3V, 출력전압 범위는 0.3V∼0.6V, 부하전류범위는 50mA∼200mA, 출력 전압 리플은 60mV 이며, 스위칭 주파수는 2 MHz, 최대 전력효율은 91% 로 나타났다. 제안된 벅 변환기는 모바일 및 웨어러블 디바이스의 전력관리용으로 사용될 것으로 기대된다.

영어초록

The proposed DCPWM(Digital Controled Pulse Width Modulation) CMOS buck converter in this white paper is designed based on the voltage control oscillator and counter circuit of the digital control block. The analog signal contained in the input voltage was converted to a digital signal using a voltage-controlled oscillator that is less affected by voltage fluctuations even when the input voltage is lowered. Set generators and reset generators are designed using state generators to synchronize all blocks of the proposed circuit with the clock. A method of counting time, a method of detecting a signal of a PFD(Phase Frequency Detector) without using an integrator, was used. The proposed DCPWM buck converter is designed using CMOS 65nm 6-metal 1-poly process. As a result of measuring the chip performance using a 2.2μH inductor and a 10μF capacitor as an external device, the input voltage range is 1.1V to 1.3V, the output voltage range is 0.3V to 0.6V, the load current range is 50mA up to 200mA, the output voltage ripple Is 60mV, switching frequency is 2MHz, and maximum power efficiency is 91%. The proposed buck converter is expected to be used for power management of mobile and wearable devices.

참고자료

· 없음