동적 문턱전압 MOSFET를 사용한 새로운 저전압 저전력 셀프 캐스코드 구조의 설계 및 응용 (Design and Application of New Low-voltage Low-power Self-cascode Structures Using Dynamic Threshold MOSFET)

서지정보

· 발행기관 : 대한전자공학회
· 수록지 정보 : 전자공학회논문지 / 55권 / 7호 / 21 ~ 28페이지
· 저자명 : 한석붕, 고진환, 송한정, 김강철

초록

본 논문에서는 동적 문턱전압 MOSFET를 사용한 새로운 셀프 캐스코드 구조의 설계방식을 제안한다. 제안한 셀프 캐스코드는 저전압 및 저전력 소비를 위하여 공급전압이 500mV인 약반전 영역에서 동작하며 이 구조는 기존의 구조들에 비하여 칩 면적이 매우 작고 DC 바이어스 전압이 요구되지 않는다. 또한 동적 문턱전압 MOSFET의 특성에 의하여 트랜스컨덕턴스 (출력저항)는 단일 MOSFET 및 기존의 셀프 캐스코드에 비하여 각각 45%(163%), 24%(80%) 이상 증가한다. 본 논문에서 제안한 설계방식의 타당성을 검증하기 위하여, 기존 및 제안한 셀프 캐스코드들에 의하여 전류미러를 설계하였다. 모의실험은 Cadence 툴에 의하여 TSMC 0.18 ㎛ CMOS 공정을 사용하여 수행되었다. 모의실험 결과, 본 논문에서 제안한 방식으로 설계한 전류미러의 출력 전압에 대한 출력전류의 변동률이 20배 이상 향상되었다.

영어초록

In this paper, a design method of the new self-cascode structures using a dynamic threshold voltage MOSFET is proposed. For low-voltage and low-power consumption, the new self-cascode operates in a weak inversion region with a supply voltage of 500mV. The proposed self-cascode structures have a much small chip area than conventional self-cascode structures and do not require DC bias voltage. Also, due to the characteristics of the dynamic threshold voltage MOSFET, the transconductance (output resistance) increases by 45% (163%) and 24% (80%) over a single MOSFET and conventional self-cascode, respectively. In order to verify the validity of the proposed design method, we design a current mirror using conventional and proposed self-cascodes. Simulations were performed using a TSMC 0.18 ㎛ CMOS process by Cadence tools. Simulation results show that the variation of the output current with respect to the output voltage of the current mirror by the proposed design method is improved more than 20 times.

참고자료

· 없음