Short-Channel Intrinsic-Body SDG SOI MOSFET의 문턱전압 도출을 위한 해석적 모델 (An Analytical Model for Deriving The Threshold Voltage of A Short-channel Intrinsic-body SDG SOI MOSFET)

서지정보

· 발행기관 : 대한전자공학회
· 수록지 정보 : 전자공학회논문지 - SD / 46권 / 11호 / 1 ~ 7페이지
· 저자명 : 장은성, 오영해, 서정하

초록

본 논문에서는 short-channel intrinsic-body SDG SOI MOSFET의 문턱전압 도출을 위한 간단한 해석적 모델을 제시하였다. Intrinsic silicon 채널 영역 및 gate oxide 내에서의 2차원 Laplace 방정식을 반복법(iteration method)으로 풀어 각 영역 내에서의 전위 분포를 채널에 수직한 방향의 좌표에 대해 4차 및 5차 다항식으로 표현하였으며 이로부터 표면전위를 도출하였다. 표면전위의 최소치가 0이 되는 게이트 전압을 문턱전압으로 제안하여 closed-form의 문턱전압 식을 도출하였다. 도출된 문턱전압 표현식을 모의 실험한 결과, 소자의 parameter와 가해진 bias 전압에 대한 정확한 의존성을 확인할 수 있었다.

영어초록

In this paper, a simple analytical model for deriving the threshold voltage of a short-channel intrinsic-body SDG SOI MOSFET is suggested. Using the iteration method, both Laplace equations in intrinsic silicon body and gate oxide are solved two-dimensionally. Obtained potential distributions in both regions are expressed in terms of fourth and fifth-order of the coordinate perpendicular to the silicon channel direction. Making use of them, the surface potential is obtained to derive the threshold voltage in a closed-form. Simulation results show the fairly accurate dependencies of the threshold voltage on the various device parameters and applied bias voltages.

참고자료

· 없음