산화막과 질화막 위에 제작된 3D SONOS 다층 구조 플래시 메모리소자의 1/f 잡음 특성 분석 (The 1/f Noise Analysis of 3D SONOS Multi Layer Flash Memory Devices Fabricated on Nitride or Oxide Layer)

서지정보

· 발행기관 : 한국전기전자재료학회
· 수록지 정보 : 전기전자재료학회논문지 / 25권 / 2호 / 85 ~ 90페이지
· 저자명 : 이상율, 이가원, 오재섭, 양승동, 정광석, 윤호진, 김유미, 이희덕

초록

본 논문에서는 산화막과 질화막 위에 3D silicon-oxide-nitride-oxide-silicon (SONOS) multi layer 구조를 갖는 플래시 메모리 소자를 제작하고 이를 비교 분석하였다. 질화막 위에 제작된 소자의 경우 산화막 위에 제작된 소자보다 좋지 않은 전기적인 특성을 보였으나, 더 빠른 프로그램 / 소거 메모리 특성을 보였다. 산화막 위에 제작된 소자가 더 뛰어난 전기적인 특성을 가짐에도 불구하고, 열악한 메모리 특성을 갖는 명확한 원인을 규명하기 위해서 1/f 잡음 특성 분석이 수행되었으며, 이로부터 두 소자 모두 채널 내 격자 산란에 의한 이동도 요동 모델이 지배적이라는 것을 확인할 수 있었다. 추가적으로 1/f 잡음의 기원을 차별화할 수 있는 Hooge 변수 값 (αapp)을 추출하였으며, 더 큰 αapp를 갖는 질화막 위에 제작된 소자가 산화막 위에 제작된 소자보다 더 많은 grain boundary trap을 가지고 있다고 볼 수 있다. 따라서 질화막 위에 제작된 소자와 산화막 위에 제작된 소자의 프로그램 / 소거 속도 차이의 원인은 채널 내에 존재하는 grain boundary trap 내에 전하들이 trapping / de-trapping 되기 때문으로 설명될 수 있다.

영어초록

In this paper, we compared and analyzed 3D silicon-oxide-nitride-oxide-silicon (SONOS) multi layer flash memory devices fabricated on nitride or oxide layer, respectively. The device fabricated on nitride layer has inferior electrical properties than that fabricated on oxide layer. However, the device on nitride layer has faster program / erase speed (P/E speed) than that on the oxide layer, although having inferior electrical performance. Afterwards, to find out the reason why the device on nitride has faster P/E speed, 1/f noise analysis of both devices is investigated. From gate bias dependance, both devices follow the mobility fluctuation model which results from the lattice scattering and defects in the channel layer. In addition, the device on nitride with better memory characteristics has higher normalized drain current noise power spectral density (SID/ID 2), which means that it has more traps and defects in the channel layer. The apparent hooge's noise parameter (⍺app) to represent the grain boundary trap density and the height of grain boundary potential barrier is considered. The device on nitride has higher ⍺app values, which can be explained due to more grain boundary traps. Therefore, the reason why the devices on nitride and oxide have a different P/E speed can be explained due to the trapping/de-trapping of free carriers into more grain boundary trap sites in channel layer.

참고자료

· 없음