공통 모드 아티팩트 제거 루프가 있는 저전력 재구성 가능한 뇌 신경 인터페이스 아날로그 프론트엔드 집적회로 (A Low-power Reconfigurable Neural Interface Analog Front-end IC with Common-mode Artifact Cancellation Loop)

서지정보

· 발행기관 : 대한전자공학회
· 수록지 정보 : 전자공학회논문지 / 60권 / 6호 / 28 ~ 34페이지
· 저자명 : 홍순성, 차혁규

초록

본 논문에서는 뇌 신경 신호를 처리하기 위한 저전력 및 저잡음 아날로그 프론트엔드 (analog front-end, AFE)를 제안한다. 제안된 AFE는 저잡음 증폭기 (low-noise amplifier, LNA)와 가변이득 증폭기 (programmable gain amplifier, PGA)로 이루어져 있으며, 뇌 신경 인터페이스의 자극기 부분에서 생성된 큰 공통 모드 아티팩트를 견딜 수 있는 공통 모드 제거 루프 (common-mode cancellation loop, CMCL) 회로를 포함하고 있다. CMCL회로는 큰 공통 모드 입력이 들어올 때만 동작하도록 비교기와 논리 회로로 제어된다. 또한, PGA는 매우 작은 신경 신호를 증폭시키기 위해 1, 2, 5, 10배의 추가적인 이득조정이 가능하다. 제안된 PGA는 추가 이득조절과 관계없이 일정한 대역폭을 갖도록 설계되었다. 뇌 신경 신호는 서로 다른 주파수 대역을 가지므로 제안된 회로는 협대역 버퍼를 사용하여 대역폭을 제어하여 action potential (AP) 신호와 local field potential (LFP) 신호를 구별하여 기록이 가능하게 설계되었다. High-pass cutoff 주파수는 sub-1 Hz에서 500 Hz로 조절이 가능하며 low-pass cutoff 주파수는 290 Hz에서 12 kHz로 조절 가능하다. 전체 AFE의 전압 이득은 40 dB - 60 dB 이며, 1 - 12 kHz 대역에서 CMCL를 동작하지 않을 때 input referred noise (IRN)는 1.92 µVrms이며 CMCL이 동작할 시에는 IRN이 3.2 µVrms 이다. 제안된 AFE의 전체전력 소모는 2.6 µW이며 0.18-µm CMOS 공정을 이용하여 설계하였다.

영어초록

This paper presents a low-power and low-noise analog front-end (AFE) for conditioning of neural signals. The proposed AFE consists of a low-noise amplifier (LNA) and a programmable gain amplifier (PGA), and also includes a common-mode cancellation loop (CMCL) circuit that can withstand large common-mode artifacts generated from the stimulator part of the neural interface. The CMCL circuit is controlled by comparators and logic gates to operate only when a large common-mode input is received. The proposed PGA is capable of additional gain adjustments of 1, 2, 5, and 10 times to amplify very small neural signals. In addition, the PGA is designed to have constant bandwidth regardless of additional gain adjustment. Since neural signals have different frequency bands, the proposed circuit is designed to enable recording by discriminating between action potential (AP) and local field potential (LFP) signals by controlling the bandwidth using a narrow band buffer. The high-pass cutoff frequency is adjustable between sub-1Hz and 500 Hz, and the low-pass cutoff frequency is adjustable from 290 Hz to 12 kHz. The voltage gain of the entire proposed AFE is 40 dB-60 dB, and the input referred noise (IRN) of 1.92 µVrms is achieved when CMCL is not operating in the 1-12 kHz band, while the IRN is 3.2 µVrms when CMCL is enabled. The total power consumption of the proposed AFE is 2.6 µW, and it is designed using a 0.18-µm CMOS process.

참고자료

· 없음