삼항 기약다항식을 이용한 의 효율적인 저면적 비트-병렬 곱셈기 (Low Space Complexity Bit Parallel Multiplier For Irreducible Trinomial over)

서지정보

· 발행기관 : 대한전자공학회
· 수록지 정보 : 전자공학회논문지 - SD / 45권 / 12호 / 29 ~ 40페이지
· 저자명 : 조영인, 장남수, 김창한, 홍석희

초록

유한체 연산을 바탕으로 구성되는 암호시스템에서 유한체 곱셈의 효율적인 하드웨어 설계는 매우 중요한 연구 분야이다. 본 논문에서는 공간 복잡도가 낮은 병렬 처리 유한체 곱셈기를 구성하기 위하여 삼항 기약다항식(Trinomial) 의 모듈러 감산 연산 특징을 이용하였다. 또한 연산 수행 속도를 빠르게 개선하기 위해 하드웨어 구조를 기존의 Mastrovito 곱셈 방법과 유사하게 구성한다. 제안하는 곱셈기는 개의 AND 게이트와 개의 XOR게이트로 구성되므로 이는 기존의 AND게이트, XOR게이트의 합 에서 만큼의 공간 복잡도가 감소된 결과이다. 시간 복잡도는 기존의 와 같거나 큰 값을 갖는다. 최고차 항이 100에서 1000 사이의 모든 기약다항식에 대해 시간복잡도는 같거나 (10%～12.5%)정도 증가하는데 비해 공간복잡도는 최대 25% 까지 감소한다.

영어초록

The efficient hardware design of finite field multiplication is an very important research topic for and efficient implementation of cryptosystem based on arithmetic in finite field . We used special generating trinomial to construct a bit-parallel multiplier over finite field with low space complexity. To reduce processing time, The hardware architecture of proposed multiplier is similar with existing Mastrovito multiplier. The complexity of proposed multiplier is depend on the degree of intermediate term and the space complextity of the new multiplier is lower than existing multiplier‘s. The time complexity of the proposed multiplier is equal to that of existing multiplier or increased to (10%～12.5%) but space complexity is reduced to maximum 25%.

참고자료

· 없음