두 개의 입력을 가진 VCO를 이용하여 루프필터와 스퍼 크기를 줄인 위상고정루프 (A Loop Filter Size and Spur Reduced PLL with Two-Input Voltage Controlled Oscillator)

서지정보

· 발행기관 : 한국정보통신학회
· 수록지 정보 : 한국정보통신학회논문지 / 22권 / 8호 / 1068 ~ 1075페이지
· 저자명 : 최영식, 문대현

초록

본 논문에서는 위상고정 상태에 따라 활성화 되는 루프가 다르게 설정하고, 두 개의 입력을 가지는 전압제어발진기를 사용하여 스퍼를 억제함과 동시에 루프필터의 크기를 줄이는 위상고정루프를 제안하였다. 동작 상태에 따른 안정도 분석을 통하여 위상고정 후에는 위상고정루프가 안정적으로 동작되게 설계하였다. 일반적으로 루프 필터의 커패시터는 위상고정루프에서 큰 면적을 차지한다. 두 개의 전하펌프에 의한 동시 충․방전 동작을 통해 커패시터의유효커패시턴스를 증가시켜 루프필터 크기를 줄일 수 있으며, 서로 반대 위상으로 동작하는 두 개의 신호를 입력으로 가지는 전압제어발진기로 스퍼의 크기를 억제할 수 있었다. 위상고정 상태를 알려주는 LSI(Locking StatusIndicator)를 사용하여 위상고정 시간은 80s가 되도록 하였다. 제안된 위상고정루프는 1.8V의 공급전압과 0.18mCMOS공정을 사용하여 설계하였다.

영어초록

In this paper, a novel PLL has been proposed that reduces the size of the loop filter while suppressing spur by usinga VCO with two inputs. Through the stability analysis according to the operating status, the PLL is designed to operatestably after the phase fixing. The capacitor of loop filter usually occupies larger area of PLL. It is a VCO that can reducethe size of the loop filter by increasing the effective capacitance of the capacitor through the simultaneous charge anddischarge operation by two charge pumps and has two signals operating in opposite phases. The settling time of set to80s approximately by using a LSI(Locking Status Indicator) indicating the phase locking status. The proposed PLL isdesigned using a supply voltage of 1.8V and a 0.18m CMOS process.

참고자료

· 없음