포톤 계수 방식의 32×32 픽셀 어레이를 갖는 디지털 CMOS X-ray 이미지 센서 설계 (A Design of Digital CMOS X-ray Image Sensor with 32×32 Pixel Array Using Photon Counting Type)

서지정보

· 발행기관 : 한국정보통신학회
· 수록지 정보 : 한국정보통신학회논문지 / 12권 / 7호 / 1235 ~ 1242페이지
· 저자명 : 성관영, 김태호, 황윤금, 전성채, 진승오, 허영, 하판봉, 박무훈, 김영희

초록

본 논문에서는 0.18㎛ triple-well CMOS 공정을 사용하여 포톤계수 방식의 32×32 픽셀 어레이를 갖는 CMOS X-ray 영상센서를 설계하였다. 설계된 영상센서의 각 픽셀은 100×100 ㎛2면적을 가지고 있고 약 400개의 트랜지스터로 구성되어 있으며, 범프 본딩을 통해 X-ray 검출기와 CSA(Charge Sensitive Amplifier)의 연결을 위한 50×50㎛2의 오픈패드를 가지고 있다. 각각의 싱글픽셀 CSA에서 전압 바이어스 회로를 사용한 folded cascode CMOS OP amp 대신 레이아웃 면적을 줄이기 위하여 self biased folded cascode CMOS OP amp를 이용하였으며, 계수 모드 진입 전후에 CLK에서 발생할 수 있는 short pulse를 제거하는 15bit LFSR 계수기(Linear Feedback Shift Register Counter) 클럭 발생회로를 제안 하였으며, 읽기 모드에서 CMOS X-ray 영상센서의 최대 전류를 줄이기 위하여 열 어드레스 디코더를 이용하여 한 열씩 읽도록 설계 하였다.

영어초록

In this paper, x-ray image sensor of photon counting type having a 32x32 pixel array is designed with 0.18㎛ triple-well CMOS process. Each pixel of the designed image sensor has an area of 100×100 ㎛2 and is composed of about 400 transistors. It has an open pad of an area of 50×50㎛2 of CSA(charge Sensitive Amplifier) with x-ray detector through a bump bonding. To reduce layout size, self-biased folded cascode CMOS OP amp is used instead of folded cascode OP amp with voltage bias circuit at each single-pixel CSA, and 15-bit LFSR(Linear Feedback Shift Register) counter clock generator is proposed to remove short pulse which occurs from the clock before and after it enters the counting mode. And it is designed that sensor data can be read out of the sensor column by column using a column address decoder to reduce the maximum current of the CMOS x-ray image sensor in the readout mode.

참고자료

· 없음