디스플레이 시스템을 위한 소면적 12-bit 300MSPS CMOS D/A 변환기의 설계 (Design of a Small Area 12-bit 300MSPS CMOS D/A Converter for Display Systems)

서지정보

· 발행기관 : 대한전자공학회
· 수록지 정보 : 전자공학회논문지 - SD / 46권 / 4호 / 1 ~ 9페이지
· 저자명 : 신승철, 문준호, 송민규

초록

본 논문에서는 디스플레이 시스템을 위한 소면적 12-bit 300MSPS의 D/A 변화기 (DAC)를 제안한다. 최근 SoC (System-On-Chip) 경향에 맞는 소면적 DAC를 구현하기 위한 전체적인 구조는 6-MSB (Most Significant Bit) + 6-LSB (Least Significant Bit)의 full matrix 구조로 설계 하였다. 고해상도 동작에 요구되는 output impedance을 만족하는 monitoring bias 구조, 고속 동작 및 소면적 디지털 회로 구성을 위하여 logic과 latch 및 deglitching 역할을 동시에 할 수 있는 self-clocked switching logic을 각각 제안하였다. 설계된 DAC는 Samsung 0.13μm thick gate 1-poly 6-metal N-well CMOS 공정으로 제작되었다. 제작된 DAC의 측정결과 INL (Integrated Non Linearity) / DNL (Differential Non Linearity)은 ±3LSB / ±1LSB 이하로 나타났으며, 300MHz 샘플링 속도와 15MHz의 출력신호에서 SFDR은 약 70dB로 측정되었다. DAC의 유효면적은 0.26㎟ (510μm×510μm)로 기존의 DAC에 비하여 최대 40% 감소된 초소면적으로 구현되었으며, 최대 전력 소모는 100mW로 측정되었다.

영어초록

In this paper, a small area 12-bit 300MSPS CMOS Digital-to-Analog Converter (DAC) is proposed for display systems. The architecture of the DAC is based on a current steering 6+6 segmented type, which reduces non-linearity error and other secondary effects. In order to improve the linearity and glitch noise, an analog current cell using monitoring bias circuit is designed. For the purpose of reducing chip area and power dissipation, furthermore, a noble self-clocked switching logic is proposed. To verify the performance, it is fabricated with 0.13μm thick-gate 1-poly 6-metal N-well Samsung CMOS technology. The effective chip area is 0.26㎟ (510μm×510μm) with 100mW power consumption. The measured INL (Integrated Non Linearity) and DNL (Differential Non Linearity) are within ±3LSB and ±1LSB, respectively. The measured SFDR is about 70dB, when the input frequency is 15MHz at 300MHz clock frequency.

참고자료

· 없음