다중 전하펌프를 이용한 고속 위상고정루프 (A Fast Locking Phase Locked Loop with Multiple Charge Pumps)

서지정보

· 발행기관 : 대한전자공학회
· 수록지 정보 : 전자공학회논문지 - SD / 46권 / 2호 / 71 ~ 77페이지
· 저자명 : 송윤귀, 최영식, 류지구

초록

본 논문에서는 다중 전하펌프를 이용하여 빠른 위상고정 시간을 갖는 새로운 위상고정루프를 제안하였다. 제안된 위상고정루프는 세 개의 전하펌프를 사용하여 루프필터의 실효 커패시턴스와 저항을 위상고정 상태에 따라 각 전하펌프의 전류량 크기와 방향 제어를 통해 증감시킬 수 있다. 위상고정루프의 위상고정 상태에 따라 루프 대역폭을 제어하여 빠른 위상고정 시간을 갖는 위상고정루프를 설계하였다. 또한 전체 칩 영역의 많은 부분을 차지하는 커패시터의 크기를 제안된 구조로 최소화 하였다. 저항과 커패시터를 모두 포함한 29.9KHz의 대역폭의 위상고정루프를 990㎛ × 670㎛ 크기로 설계하였다. 제안된 위상고정루프는 3.3V 0.35㎛ CMOS 공정을 이용하여 제작되었다. 851.2MHz 출력 주파수에서 측정된 위상 잡음은 -90.45 dBc/Hz @1MHz이며, 위상고정시간은 6㎲ 보다 작은 값을 가진다.

영어초록

A novel phase-locked loop(PLL) architecture with multiple charge pumps for fast locking has been proposed. The proposed PLL has three charge pumps. The effective capacitance and resistance of the loop filter can be scaled up/down according to the locking status by controlling the direction and magnitude of each charge pump current. The fast locking PLL that changes its loop bandwidth through controlling charge pumps depending on locking status has been designed. The capacitor usually occupying the larger portion of the chip is also minimized with the proposed scheme. Therefore, the PLL size of 990㎛ × 670㎛ including resistors and capacitors at the bandwidth of 29.9KHz has been achieved. It has been fabricated with 3.3V 0.35㎛ CMOS process. The locking time is less than 6㎲ with the measured phase noise of -90.45 dBc/Hz @1MHz at 851.2MHz output frequency.

참고자료

· 없음