효율적인 디지털 위성 방송 프레임 동기 검출 회로 및 낮은 복잡도의 자동 이득 제어 회로 (Efficient Frame Synchronization Detector and Low Complexity Automatic Gain Controller for DVB-S2)

서지정보

· 발행기관 : 대한전자공학회
· 수록지 정보 : 전자공학회논문지 - SD / 46권 / 2호 / 31 ~ 37페이지
· 저자명 : 최진규, 선우명훈, 김판수, 장대익

초록

본 논문은 위성방송 표준인 DVB-S2 (Digital Video Broadcasting - Satellite second generation) 에 적용 가능한 효율적인 변조 모드 추정 가능한 프레임 동기 검출 회로를 제안한다. 매우 낮은 SNR에서 SOF (Start Of Frame) 를 검출하고 변조 모드를 추정하기 위해 본 논문에서는 새로운 상관기 방식의 프레임 동기 검출 회로 구조와 낮은 복잡도의 AGC (Automatic Gain Controller) 를 제안한다. 제안한 프레임 동기 검출 회로는 복잡도가 높은 기존의 D-GPDI (Differential - Generalized Post Detection Integration) 알고리즘을 직접 구현한 방식과 비교하여 약 93% 의 곱셈기 개수와 89% 의 덧셈기 개수를 줄일 수 있었으며 Xilinx Virtex II FPGA 검증 보드를 이용하여 제안된 구조를 검증하였다.

영어초록

This paper presents an efficient frame synchronization strategy with the identification of modulation type for Digital Video Broadcasting - Satellite second generation (DVB-S2). To detect the Start Of Frame (SOF) and identify a modulation mode at low SNR, we propose a new correlator structure and a low complexity Automatic Gain Controller (AGC). The proposed frame synchronization architecture can reduce about 93% multipliers and 89% adders compared with the direct implementation of the Differential - Generalized Post Detection Integration (D-GPDI) algorithm which is very complex and the proposed a low complexity AGC consists of only 5 multipliers and 3 adders. The proposed architecture has been thoroughly verified on the Xilinx Virtex II FPGA board.

참고자료

· 없음