총 384개
-
방통대 방송대 컴퓨터구조 출석수업과제물 A+2025.01.251. 즉치주소지정방식 즉치주소지정방식은 오퍼랜드 필드에 저장된 내용이 명령어에서 사용되는 실제 데이터이다. 즉, 오퍼랜드 필드가 곧 데이터이므로 주어진 값을 그대로 옮기면 되며, 명령어에 따라서 오퍼랜드 400이 AC로 로드된다. 따라서 오퍼랜드 주소인 유효주소는 157이 된다. 2. 직접주소지정방식 직접주소지정방식은 명령어의 주소 필더에 직접 오퍼랜드 주소를 저장하는 방식이다. 400이라는 것이 주소로 사용된다면, 400번지로 들어갔을 때 618이 AC로 옮겨지게 된다. 따라서 여기서 유효주소는 400이 된다. 3. 간접주소지정방...2025.01.25
-
한양대 Verilog HDL 22025.05.041. Verilog HDL Verilog HDL (Hardware Description Language)은 IEEE 1364에서 표준화된 전자회로 및 시스템에 사용되는 하드웨어 기술 언어입니다. Verilog는 CLK에 따라 동시동작 하므로 동시성을 표현할 수 있고, 컴파일 과정이 기존의 프로그래밍언어와는 다르지만 기본적인 문법은 C언어와 유사합니다. 2. Half Adder (HA) Half Adder (HA)는 기본적인 덧셈 연산을 하는 장치로, 입력 2개와 출력 2개의 구조를 띄고 있습니다. 출력은 Carry와 Sum으로 나타...2025.05.04
-
디지털 논리실험 6주차 예비보고서2025.05.061. ALU 74181의 기능 ALU 74181을 이용하여 네 자리 이진수의 덧셈을 구현하는 방법을 설명하였습니다. 74181의 A+B, XOR, A-B-1, AB minus 1 기능을 이용하여 이진수의 덧셈, 비교, 뺄셈 등을 수행할 수 있습니다. 2. 이진수 덧셈 구현 ALU 74181의 A+B 기능을 이용하여 네 자리 이진수의 덧셈을 구현하는 방법을 설명하였습니다. 입력 값이 active low이므로 실제 입력 값을 반대로 넣어야 하며, 출력 값 역시 active low임을 주의해야 합니다. 3. 이진수 비교 구현 ALU 74...2025.05.06
-
[논리회로실험] 실험7. Shift Register 예비보고서2025.05.081. Shift Register 시프트 레지스터는 일련의 연결된 플립플롭으로써 잠정적 데이터 저장 능력을 갖추도록 하여 클럭 펄스가 들어올 때마다 저장된 데이터가 좌우로 이동합니다. n개의 플립플롭을 연결하여 n비트 레지스터를 구현할 수 있으며, 클럭 신호에 따라 플립플롭의 데이터가 이동합니다. 시프트 레지스터는 직렬-병렬, 병렬-직렬 정보 변환기로도 사용될 수 있습니다. 2. JK 플립플롭 4개의 JK 플립플롭을 동시에 상승 펄스로 레지스터에 데이터를 저장할 수 있습니다. Clear 신호는 클럭 신호가 enable 되기 전에 모든...2025.05.08
-
[A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 2 실험결과보고서2025.05.011. Verilog HDL Verilog HDL은 FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어입니다. IEEE 1364로 표준화되어 있으며 회로 설계, 검증, 구현 등의 용도로 사용할 수 있습니다. HDL을 사용해 설계할 경우 회로도 작성 대신 언어적인 형태로 전자회로의 기능을 구성할 수 있습니다. 회로를 구성하는 Synthesis 부분과 회로의 동작을 가상으로 시험하는 Test bench로 구성되어 있습니다. 모듈 단위로 설계하며, Behavioral level, Data Flow level, St...2025.05.01
-
서강대학교 디지털논리회로실험 5주차 - 비교 및 연산 회로2025.01.201. 비교 회로 비교 회로는 XOR gate와 AND gate를 이용해 입력받은 두 2진수를 비교한 후 두 수가 같은지 다른지 결과로 출력해준다. 물론 XOR gate의 수를 늘려서 비교하는 입력의 개수를 (2*XOR)개의 꼴로 늘릴 수 있다. 그리고 두 수 중 어떤 것이 더 큰지 비교한 후 출력해주는 magnitude comparator라는 비교회로도 있다. 2. 가산 회로 Half-adder는 1bit의 두 이진수를 더해 2bit의 출력(0부터 3까지)을 내는 기본적인 adder이다. Full-adder는 1bit의 세 이진수를...2025.01.20
-
디지털시스템설계실습_HW_WEEK72025.05.091. DFF with synchronous reset and enable 이번 실습에서는 DFF with synchronous reset and enable를 구현하였습니다. 실습 강의노트에 주어진 코드를 입력했지만, 결과 파형을 분석할 때 Q와 QBAR의 값이 반전되지 않는 결과가 생겼습니다. 이는 변수명을 잘못 입력해 생긴 결과였지만, 강의노트에 있는 모듈 코드에서 posedge clk과 'negedge reset'을 추가한 것이 asynchrous 일 때 쓰는 것처럼 보였습니다. 또한 D-FF의 동작원리에 대해서도 다시 한 번...2025.05.09
-
양자컴퓨터란?2025.01.161. 양자컴퓨터 발전 배경 현대 사회에서 데이터와 정보의 중요성이 증가함에 따라 대량의 데이터를 빠르고 효율적으로 처리할 수 있는 고성능 컴퓨팅 기술에 대한 요구가 지속적으로 증가하고 있다. 그러나 기존 컴퓨터의 성능이 물리적 한계에 도달함에 따라 새로운 컴퓨팅 패러다임이 필요한 실정이다. 이러한 상황에서 양자컴퓨터는 차세대 컴퓨팅 기술로 주목받고 있다. 2. 양자컴퓨터 구조 기존 컴퓨터는 비트를 사용하여 정보를 처리하지만, 양자컴퓨터는 큐비트를 사용한다. 큐비트는 양자역학의 원리에 따라 0과 1을 동시에 가질 수 있는 중첩 상태와...2025.01.16
-
IPv4와 IPv6 차이점2025.01.191. IPv4 IPv4는 1969년 미국 정부 후원을 받았던 ARPA에서 설계되었으며, 당시 인터넷 전송은 연구와 교육 분야에만 초점을 두었기에 현대의 인터넷 상황인 모바일이나 멀티미디어 서비스, 상업적인 보안을 중요한 목적으로 사용하는 상황과는 맞지 않게 되었다. IPv4는 IP 주소의 고갈 문제, 라우팅 문제, 성능 문제, 보안 문제 등 다양한 문제를 가지고 있었다. 2. IPv6 IPv6는 IPv4의 문제점을 해결하기 위해 등장했다. IPv6는 128비트의 주소 길이를 사용하여 IP 주소 고갈 문제를 해결했고, 보안, 라우팅 ...2025.01.19
-
서강대학교 23년도 마이크로프로세서응용실험 10주차 Lab010 결과레포트 (A+자료)2025.01.121. USART 통신 USART 통신의 기본 동작을 전송속도, parity, stop bits 등을 변경하면서 확인하였습니다. Polling에 의한 데이터 전송을 구현하여 각종 flag들의 역할을 이해하였고, 인터럽트에 의한 데이터 전송도 구현하였습니다. USART 통신에서 발생할 수 있는 다양한 오류 상황들을 확인하고 해결 방법을 모색하였습니다. 2. 직렬 통신 직렬 통신의 동기 방식과 비동기 방식의 차이를 이해하였습니다. 비동기 방식의 USART 통신에서 start bit, stop bit, baud rate 등의 개념을 학습하...2025.01.12
8 / 39
