총 2,422개
-
중앙대 전자회로설계실습 결과보고서82025.01.121. 단일 Current Mirror 구현 및 측정 단일 Current Mirror 회로를 구현하고 측정한 결과를 분석하였습니다. 설계한 대로 회로를 구현하고 전압을 측정하고 전류값을 계산한 결과 대부분 작은 오차를 보였습니다. 설계실습계획서에서 설계한 회로에 비해 실제로 구현한 회로에서는 channel length modulation에 의해 약간의 오차가 발생하는 것을 확인할 수 있었습니다. 2. Cascode Current Mirror 구현 및 측정 Cascode Current Mirror 회로를 구현하고 측정한 결과를 분석하였...2025.01.12
-
[전자공학응용실험]10주차_6차실험_실험 17 능동 부하가 있는 공통 소오스 증폭기_결과레포트_A+2025.01.291. 전압 이득 계산 PSpice 계산값에서는 VDD 에 5V 를 인가하였으며, pMOS 소자를 다른 것을 사용하였으므로 DC bias 값이 다르게 나와 전압 이득이 다르게 나오게 되었다. 2. 출력 전압 왜곡 출력 전압의 크기가 크게 되면 Bias point 내에서 swing 하는 것이 아닌 bias point 를 벗어나 swing 하게 되어 출력 파형이 잘리게 되는 clamping 현상이 발생하여 왜곡이 일어나게 된다. 1. 전압 이득 계산 전압 이득 계산은 전자 회로 설계에서 매우 중요한 부분입니다. 전압 이득은 입력 전압과 ...2025.01.29
-
전원의 출력저항, DMM의 입력저항 측정회로 설계 예비보고서2025.04.251. 건전지의 내부저항 측정 건전지(6V)의 내부저항을 측정하는 회로와 절차를 설계하였습니다. 10Ω 저항과 Pushbutton을 사용하여 전력 소비를 최소화하도록 하였습니다. 측정 절차는 DMM의 검은 선을 COM단자, 빨간 선을 V단자에 연결하고 측정 단위를 V로 맞춘 후, DMM과 10Ω 저항을 병렬로 연결하여 전압 V를 측정합니다. 이 값을 식 'Vr * Vb / (Vb - Vr)'에 대입하여 건전지의 내부저항 Rb를 구할 수 있습니다. 10Ω 저항에 소비되는 전력 P는 P = V^2 / R이 될 것입니다. 2. DC 전원 ...2025.04.25
-
실험 13_공통 게이트 증폭기 예비 보고서2025.04.271. 공통 게이트 증폭기 공통 게이트 증폭기는 입력 임피던스가 작아 전류를 잘 받아들이는 특성이 있다. 이 실험에서는 공통 게이트 증폭기의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통하여 확인하고자 한다. 2. 공통 게이트 증폭기의 전압 이득 공통 게이트 증폭기의 전압 이득은 소오스 축퇴 저항이 있는 공통 소오스 증폭기와 같고, 위상만 반대임을 알 수 있다. 3. 공통 게이트 증폭기의 입력 임피던스 공통 게이트 증폭기의 입력 임피던스는 공통 소오스 증폭기에 비해서 매우 작음을 알 수 있다. 이를 이용하면 별도의 ...2025.04.27
-
서강대학교 22년도 전자회로실험 10주차 결과레포트2025.01.131. MOSFET 소스 팔로워 소스 팔로어의 이론적인 전압이득은 1/gm이 작은 값이기에, 거의 1에 가까운 이득을 보인다. 바이어스가 포함된 소스 팔로어의 경우도, 소신호 등가회로를 이용해 전압이득을 계산할 수 있다. 실험 결과, 소스 팔로어의 전압이득을 측정해본 결과, 0.93이 나왔고, 이론값과 3.9%의 오차만 있어 소스 팔로어로서 잘 동작하고 있다고 할 수 있다. 2. 1단 증폭기 1단 증폭기는 등가회로로 생각할 수 있고, 이때 전압이득은 쉽게 구할 수 있다. 실험 결과, 1단 증폭기의 전압이득은 이론값 3.955와 측정값...2025.01.13
-
A+받은 다이오드 클램퍼 예비레포트2025.05.101. 다이오드 클램퍼 다이오드 클램퍼는 입력 파형의 형태를 변화시키지 않고, 입력 파형에 직류 전위를 더해주는 회로를 말한다. 양의 클램퍼와 음의 클램퍼로 나눌 수 있으며, 바이어스된 클램퍼도 있다. 실험을 통해 각 회로의 동작을 확인하고, 출력 파형의 DC 레벨 변화를 관찰하였다. 1. 다이오드 클램퍼 다이오드 클램퍼는 전자 회로에서 중요한 역할을 합니다. 이 회로는 입력 신호의 진폭을 제한하여 출력 신호의 크기를 일정하게 유지할 수 있습니다. 이를 통해 과전압으로 인한 회로 손상을 방지할 수 있습니다. 또한 클램퍼 회로는 신호 ...2025.05.10
-
실험 02_정류회로 결과보고서2025.04.281. 반파 정류회로 반파 정류회로는 다이오드의 한 방향으로만 전류가 흐르는 특성을 이용한 회로이다. 실험에서는 입력 전압 v_s에 피크값이 5V이고 주파수가 100Hz인 정현파를 인가하고, 부하 저항 R에 10kΩ을 연결하여 입력 v_s와 출력 V_o의 파형을 측정하였다. 출력 V_o의 평균값을 구하였고, 실험 결과가 잘 진행되었음을 확인하였다. 2. 피크 정류회로 피크 정류회로는 반파 정류회로에 커패시터를 병렬로 연결한 회로이다. 실험에서는 입력 전압 v_s에 피크값이 5V이고 주파수가 100Hz인 정현파를 인가하고, 부하 저항값...2025.04.28
-
[A+] 중앙대학교 전자회로 설계실습 예비보고서 2. Op Amp의 특성측정 방법 및 Integrator 설계2025.04.291. Op Amp의 Offset Voltage 측정 Op Amp의 offset 전압을 측정하는 방법에 대해 설명하였습니다. 이상적인 Op Amp를 사용하여 Inverting Amplifier를 설계하고, 두 입력 단자를 접지하여 출력전압을 측정하면 Offset Voltage를 구할 수 있습니다. 또한 Op Amp의 Offset Voltage를 최소화하는 방법도 제시하였습니다. 2. Op Amp의 Slew Rate 측정 Op Amp의 Slew Rate를 최소화하는 방법에 대해 설명하였습니다. Slew Rate는 입력 전압의 주파수를 ...2025.04.29
-
중앙대 전자회로 설계 실습 예비보고서 2_Op Amp의 특성측정 방법 및 Integrator 설계2025.01.111. Offset Voltage OP-Amp의 입력단자를 접지시키면 이상적인 경우 출력전압은 0V가 되어야 하지만, 실제 OP-Amp에는 Offset Voltage가 존재하여 출력전압이 0V가 아니다. Offset Voltage를 측정하는 방법으로는 Open Loop Gain을 이용하는 것이 부정확하므로, 실제 회로를 구성하여 출력전압을 측정하고 이를 이용하여 Offset Voltage를 계산하는 방법을 사용한다. Offset Voltage 데이터시트에는 최소값이 없는 이유는 Offset Voltage가 작을수록 좋기 때문이며, 일...2025.01.11
-
학습자의 기존 지식과 새로운 지식의 효과적인 연계2025.01.041. 언어 학습에서의 입력과 출력의 중요성 언어 학습에서 입력(input)과 출력(output)은 매우 중요한 요소이다. 성인 학습자의 경우 기존에 가지고 있는 언어와 문화에 대한 지식을 활용하여 새로운 지식을 효과적으로 습득할 수 있다. 학습자는 자신에게 투입된 정보를 면밀히 조사하고 기존 지식과 연계시켜 새로운 지식을 구성할 수 있다. 2. 읽기를 통한 지식 구성 과정 읽기 과정에서 학습자는 기존 지식을 활성화하고, 새로운 지식을 획득 및 구성하며, 이를 확인하고 활용하는 단계를 거친다. 이를 통해 학습자는 자신의 기존 지식과 ...2025.01.04
6 / 243
