총 222개
-
건국대학교 전기전자기초실험2 트랜지스터3 예비레포트 결과레포트2025.01.291. 달링턴 증폭기 회로 달링턴 증폭기 회로를 LTspice로 구현하고, VCC에 10V를 인가하고 입력 전압 vin에 크기 1V, 주파수 1kHz를 설정하여 입력전압 및 출력전압 파형을 도시하였다. 첫 번째 트랜지스터의 Ib1과 두 번째 트랜지스터의 Ie2의 파형을 도시하고 증폭비를 계산하였다. 2. 푸시풀 증폭기 회로 푸시풀 증폭기 회로를 LTspice로 구성하고, Vin의 크기와 주파수를 변경하면서 입력 전압과 출력 전압 파형을 도시하였다. 브레드보드로 회로를 구현하고 오실로스코프로 입력전압 및 출력전압 파형을 관찰하였다. 1...2025.01.29
-
전자회로실험 과탑 A+ 예비 보고서 (실험 21 차동 증폭기 심화 실험)2025.01.291. 차동 증폭기 이 실험에서는 능동 부하를 사용한 차동 증폭기(differential amplifier)를 구성하여, 전압 이득과 CMRR을 측정하고자 한다. 주요 동작 원리는 입력 트랜지스터(M1, M2)가 차동 입력 신호를 증폭하고, 전류 거울(M3, M4)이 정전류원을 구성하며, 부하 트랜지스터(M5, M6)가 능동 부하로 작동하여 높은 출력 저항과 전압 이득을 제공한다. 이 회로는 높은 선형성과 잡음 억제 특성으로 고성능 아날로그 설계에서 필수적인 역할을 한다. 2. 공통 모드 제거비(CMRR) 차동 증폭기의 공통 모드 제...2025.01.29
-
전자회로실험 과탑 A+ 결과 보고서 (실험 14 캐스코드 증폭기)2025.01.291. 캐스코드 증폭기 캐스코드 증폭기는 입력단, 증폭단, 출력 특성으로 구성되어 있다. 입력단의 MOSFET M_1은 소스 팔로워 역할을 하며, 증폭단의 MOSFET M_2는 캐스코드 역할을 한다. 캐스코드 구조는 출력 저항을 크게 만들어 전압 이득을 향상시키며, 채널 길이 변조 효과를 최소화하여 넓은 대역폭에서 동작할 수 있다. 캐스코드 증폭기의 전압 이득은 대략적으로 A_v = g_m * R_D로 나타낼 수 있다. 2. 실험 절차 및 결과 실험에서는 V_GG 값을 변화시키며 출력 전압을 측정하였고, 트랜스컨덕턴스 g_m과 출력 ...2025.01.29
-
[전자공학응용실험]10주차_6차실험_실험 17 능동 부하가 있는 공통 소오스 증폭기_예비레포트_A+2025.01.291. 능동 부하가 있는 공통 소오스 증폭기 이 실험에서는 전류원 부하를 PMOS 트랜지스터 M2를 이용하여 구현한 공통 소오스 증폭기 회로를 구성하고, 이를 바탕으로 공통 소오소 증폭기의 전압 이득을 구하고자 합니다. 입력에 따라서 M1에 흐르는 전류와 부하에 흐르는 전류가 같아지는 출력을 구할 수 있고, 이를 통해 전달 특성 곡선을 구할 수 있습니다. 1. 능동 부하가 있는 공통 소오스 증폭기 능동 부하가 있는 공통 소오스 증폭기는 전자 회로 설계에서 널리 사용되는 중요한 회로 구조입니다. 이 증폭기는 입력 신호를 증폭하여 출력 ...2025.01.29
-
Op-Amp 필터회로 설계 및 특성실험2025.11.141. 저역통과필터(LPF) Op-Amp를 이용한 저역통과필터는 저주파 신호는 통과시키고 고주파 신호는 차단시키는 회로입니다. 실험에서 사용된 샐런키 필터 구조의 LPF는 통과대역에서 전압이득 3.13을 가지며, 차단주파수 3330Hz에서 -3dB 감쇠를 보입니다. 회로설계 시 폐루프이득이 3을 초과하면 고주파 신호가 강하게 증폭되어 왜곡이 발생할 수 있습니다. 2. 고역통과필터(HPF) 고역통과필터는 고주파 신호는 통과시키고 저주파 신호는 차단시키는 회로입니다. 실험에서 설계한 HPF의 통과대역 전압이득은 1.5이며, 차단주파수는 ...2025.11.14
-
MOSFET 실험 2-Single Stage Amplifier 1_예비레포트2025.01.121. MOSFET MOSFET(Metal Oxide Semiconductor Field Effect Transistor)는 디지털 회로와 아날로그 회로에서 가장 일반적인 전계 효과 트랜지스터(FET)입니다. MOSFET은 N형 반도체나 P형 반도체 재료의 채널로 구성되어 있고, 이 재료에 따라서 NMOSFET이나 PMOSFET, 두 가지를 모두 가진 소자를 CMOSFET(Complementary MOSFET)으로 분류합니다. MOSFET은 축전기에 의한 전하 농도의 변화에 기초를 두고 있으며, 두 개의 단자(소스와 드레인)는 각각 ...2025.01.12
-
RC 정현파 발진 회로2025.01.041. 발진기 발진기는 전원이 인가된 상태에서 외부의 입력신호 없이 회로 자체의 동작에 의해 특정 주파수의 신호(정현파, 구형파, 삼각파, 톱니파)를 생성하는 회로입니다. 발진기에는 귀환 발진기(Feedback oscillator)와 이완 발진기(Relaxation oscillator)가 있습니다. 귀환 발진기는 출력 신호의 일부분이 위상변이 없이 입력으로 인가되어 출력을 강화하는 정귀환 회로를 이용하며, 이완 발진기는 RC 회로를 사용하여 구형파 등과 같은 정현파 이외의 파형을 발생시킵니다. 2. 윈 브리지 발진기 윈 브리지 발진기...2025.01.04
-
전자회로실험 설계2 결과보고서2025.05.091. CMOS 특성 확인 실험 1에서는 NMOS 트랜지스터의 특성을 확인하였다. V_DS를 고정하고 V_GS에 따른 I_DS의 선형성을 살펴보았으며, 문턱 전압 V_TH를 측정하고 cut-off region, saturation region, triode region에서의 동작을 관찰하였다. 또한 실험 결과를 통해 μ_n C_ox W/L와 λ_n을 도출하였다. 2. NMOS 기반 증폭기 설계 실험 2에서는 NMOS 특성과 파라미터를 이용하여 전압 이득이 2 이상인 common source 증폭기 회로를 설계하였다. 입력 신호의 진폭...2025.05.09
-
A+받은 B급 푸시풀 전력증폭기 예비레포트2025.05.101. B급 전력 증폭기 B급 상보 대칭형 전력 증폭기를 구성하여 그 동작을 이해하는 것이 실험의 목적입니다. B급 증폭기는 트랜지스터의 베이스-에미터 부분이 입력신호의 반주기 동안 순방향 바이어스되고 나머지 반주기 동안 역방향 바이어스되는 특징이 있습니다. 이로 인해 전류가 반주기 동안만 흐르게 됩니다. B급 전력 증폭기는 변압기 없이 동일한 특성의 PNP 및 NPN 트랜지스터 각 1개를 사용하여 구성할 수 있습니다. 이때 두 트랜지스터의 기능이 서로 보완되어 상보 대칭형 증폭기가 됩니다. 하지만 실제 회로에서는 트랜지스터 베이스-...2025.05.10
-
전자회로1 HSPICE 프로젝트: MOSFET 트랜지스터 특성 분석2025.11.171. MOSFET 트랜지스터 특성 및 동작 영역 MOSFET의 Cutoff, Saturation, Linear(Triode) 영역의 특성을 분석했다. VGS-VTH=VDS 지점이 Saturation과 Linear 영역의 경계이며, VDS=VDD인 영역이 Cutoff 영역이다. HSPICE 시뮬레이션을 통해 V2 전압 변화에 따른 각 영역으로의 진입 시점을 확인했다. 트랜지스터 M1에서 V2=0.498V일 때 Saturation 영역으로, V2=0.817V일 때 Linear 영역으로 진입함을 확인했다. 2. Transconductan...2025.11.17
3 / 23
