총 241개
-
전자회로실험 과탑 A+ 예비 보고서 (실험 14 캐스코드 증폭기)2025.01.291. 캐스코드 증폭기 캐스코드 증폭기는 고주파 증폭에서 자주 사용되는 구조로, 출력 저항을 증가시키고 고주파 특성을 개선하는 데 효과적이다. 이 회로는 두 개의 MOSFET을 사용하여, 첫 번째 트랜지스터가 신호를 증폭하고, 두 번째 트랜지스터가 출력을 처리하는 방식으로 동작한다. 캐스코드 증폭기의 전압 이득은 대략적으로 A_v = g_m * R_D로 나타낼 수 있으며, 캐스코드 구조 덕분에 매우 크게 나타날 수 있다. 캐스코드 증폭기는 주로 고주파 증폭기와 대역폭이 중요한 회로에서 자주 사용되며, 신호 왜곡이 적고 안정적인 성능을...2025.01.29
-
A+받은 에미터 공통 증폭기회로(common emiter) 예비레포트2025.05.101. 에미터 공통 증폭기회로 실험을 통해 에미터 공통 증폭기회로의 동작을 이해하였습니다. 베이스 전류에 따른 콜렉터 전류의 변화를 측정하여 전류이득을 결정하였고, 소신호 증폭기로 사용하여 전압이득을 측정하였습니다. 또한 에미터 바이패스 커패시터가 증폭기 이득에 미치는 영향을 분석하였으며, 입력/출력 임피던스, 전력이득, 위상 변화 등을 관찰하였습니다. 2. 트랜지스터 증폭기 회로 트랜지스터의 세 가지 연결 방식(에미터 공통, 베이스 공통, 콜렉터 공통)에 대해 살펴보았습니다. 에미터 공통 증폭기는 작은 베이스 전류로 큰 콜렉터 전류...2025.05.10
-
전자회로(개정4판) - 생능출판, 김동식 지음 / 7장 연습문제 풀이2025.01.091. JFET 바이어스 JFET은 게이트-소스 전압(Vgs)에 따라 차단 상태와 도통 상태가 결정됩니다. Vgs가 음의 값이면 JFET은 차단 상태가 되어 드레인 전류(Id)가 흐르지 않습니다. Vgs가 양의 값이면 JFET은 도통 상태가 되어 Id가 흐르게 됩니다. 따라서 JFET의 동작 상태는 Vgs에 의해 결정됩니다. 2. MOSFET 바이어스 MOSFET은 게이트-소스 전압(Vgs)에 따라 동작 상태가 결정됩니다. Vgs가 문턱 전압(Vth) 이상이면 MOSFET이 도통되어 드레인 전류(Id)가 흐르게 됩니다. Vgs가 Vt...2025.01.09
-
전자공학응용실험 ch20 차동증폭기 기초실험 예비레포트2025.05.051. 차동 증폭기 기초 실험 차동 증폭 회로는 출력이 단일한 단일 증폭 회로에 비하여 노이즈와 간섭에 의한 영향이 적고, 바이패스 및 커플링 커패시터를 사용하지 않고도 증폭 회로를 바이어싱 하거나 다단 증폭기의 각 단을 용이하게 커플링 할 수 있으므로, 집적회로의 제작 공정이 좀 더 용이하여 널리 사용되고 있다. 이 실험에서는 MOSFET을 사용한 차동 쌍의 동작을 위한 기본 조건을 살펴보고 기본적인 측정을 통하여 검증하고자 한다. 이를 토대로 부하 저항을 연결한 MOSFET 차동 증폭 회로를 구성하여 확인하고, 특성을 분석한다. ...2025.05.05
-
전자회로실험_A+레포트_BJT Common Emitter, Common Collector2025.01.131. NPN, PNP형 BJT 공통 이미터 증폭기 NPN, PNP형 BJT를 사용한 공통 이미터 증폭기의 회로 구성과 동작을 확인하였다. NPN형 BJT 공통 이미터 증폭기에서 동작점 전류는 IBQ 0.05 μA, ICQ 18.60 mA이고, VBEQ 1.960 V, VCEQ 12.98 V로 측정되었다. 전압이득 α는 0.99로 1에 가까운 값이 나왔다. 공통 이미터 증폭기는 부하저항이 높기 때문에 전류 증폭보다는 전압 증폭으로 사용한다. 2. NPN, PNP형 BJT 공통 컬렉터 증폭기 NPN, PNP형 BJT를 사용한 공통 컬렉...2025.01.13
-
기초전자실험_9장_BJT의 고정 및 전압분배기 바이어스_결과레포트2025.04.301. 고정 바이어스 회로 고정 바이어스 회로는 하나의 전원을 사용하여 바이어스 전압을 얻고 전류를 공급하는 회로입니다. 동작점의 전류와 전압 값들이 전원 전압과 부하 저항에 직접적인 영향을 받아 안정도가 좋지 않습니다. 안정성을 높이기 위해 부하 저항 값을 줄이게 되는데, 이 경우 전압 이득이 감소하게 되어 주로 스위치 회로에 사용됩니다. 2. 전압분배기 바이어스 회로 전압분배기 바이어스 회로는 두 개의 저항으로 전원 전압을 분배하는 바이어스 회로입니다. 비교적 구조가 복잡하지만 전압 이득 때문에 증폭기에 가장 폭넓게 사용되는 회로...2025.04.30
-
서강대학교 고급전자회로실험 3주차 예비/결과레포트 (A+자료)2025.01.211. MOSFET 바이어스 회로 및 차동 증폭기 실험 1에서는 nMOS 정전류원 회로를 구성하고 RREF 값에 따른 IREF 전류를 측정하였다. 실험 결과 RREF가 200Ω일 때 IREF가 20mA에 가장 가까운 값을 가짐을 확인하였다. 또한 VX 변화에 따른 ISS 전류를 측정하여 VX가 0.7V 이상일 때 ISS가 거의 일정한 값을 유지함을 확인하였다. 이를 통해 channel length modulation 효과로 인해 실제 전류원 회로에서는 이상적인 정전류원 특성이 나타나지 않음을 알 수 있었다. 실험 2에서는 차동증폭기의...2025.01.21
-
BJT 회로의 특성 실험2025.05.111. 트랜지스터의 구조와 동작 원리 실험을 통해 트랜지스터의 구조와 동작 원리를 이해할 수 있었다. 트랜지스터는 다이오드와 유사하게 반도체 물질로 구성되지만, 다이오드와 달리 3개의 영역과 2개의 PN 접합을 가지고 있다. 트랜지스터의 이미터, 베이스, 컬렉터 영역의 도핑 농도 차이로 인해 전자가 베이스를 통해 컬렉터로 흐르게 되며, 이 과정에서 전류 증폭이 일어난다. 실험을 통해 트랜지스터의 순방향/역방향 바이어스 특성, 전류 증폭 특성 등을 확인할 수 있었다. 2. 트랜지스터의 V-I 특성 곡선 실험에서 트랜지스터의 V-I 특성...2025.05.11
-
전자회로실험 과탑 A+ 결과 보고서 (실험 11 공통 소오스 증폭기)2025.01.291. 공통 소오스 증폭기 회로 공통 소오스 증폭기 회로에서 입력(v_t)은 게이트-소오스 전압(V_GS)이고, 출력(v_o)은 드레인-소오스 전압(V_DS)이다. 게이트-소오스 사이의 소신호 입력 전압에 비례하는 전류가 드레인에 흐르고, 이 전류가 출력 쪽의 저항 R_D에 의해 전압으로 변환되면서 전압을 증폭시킨다. 바이어스 회로를 포함한 공통 소오스 증폭기 회로에서 R_1, R_2, R_S는 게이트에 적절한 바이어스 전압을 제공해 MOSFET이 활성 영역(포화 영역)에서 동작하도록 한다. 2. 공통 소오스 증폭기의 입력-출력 특성...2025.01.29
-
홍익대학교 전자회로(2) 최종 프로젝트 보고서2025.04.261. 2-stage OP-Amp 설계 2-stage OP-Amp 회로를 설계하였으며, 모든 트랜지스터가 Saturation 영역에서 동작하도록 하였다. 또한 OP-Amp의 Small-Signal Gain이 50dB 이상, Gain*Bandwidth가 100MHz 이상, Phase Margin이 45도 이상이 되도록 설계하였다. 이를 위해 각 트랜지스터의 크기와 바이어스 전류를 조절하였으며, Compensation Capacitor를 추가하여 Phase Margin을 확보하였다. 2. Unity-gain Buffer 설계 Unity-...2025.04.26
3 / 25
