총 324개
-
JFET 특성 및 바이어스 회로 실험2025.11.161. JFET(접합 전계효과 트랜지스터)의 구조 및 동작원리 JFET는 P형 반도체 중간에 N형 반도체로 둘러싼 단극 소자로, Channel, Gate, Drain, Source로 구성된다. N채널의 경우 Drain에 높은 양의 전압을, Gate에 낮은 전압을 공급하면 Depletion 영역이 형성되어 Gate-Source 전압에 의해 채널 크기가 조절되고, 이를 통해 Drain에서 Source로 흐르는 전류량을 제어할 수 있다. BJT와 달리 매우 높은 입력저항을 가지며 게이트-소스 간 전압으로 전류 흐름을 제어한다. 2. Sho...2025.11.16
-
서강대학교 22년도 전자회로실험 9주차 결과레포트2025.01.131. MOSFET 특성 및 바이어스 회로 MOSFET은 p-type substrate 위에 n+의 source, drain단자를 구성하고, 채널과 oxide로 분리되어있는 Gate를 이용해 channel에 전류가 흐르는 것을 조절하는 3 terminal device이다. NMOS의 ID – VDC 특성에서 VG가 threshold voltage Vth보다 크다면, n-channel이 형성되어 드레인과 소스 사이에 전류가 흐를 수 있다. 이때 VDS에 따라 MOS의 동작 영역이 triode region과 saturation regio...2025.01.13
-
A급 및 B급 전력 증폭기 실험2025.11.171. A급 전력 증폭기 A급 바이어스 증폭기는 컬렉터 전류의 선형영역 중앙 근처에 동작점이 설정되어 입력전류의 전체 주기가 왜곡 없이 증폭된다. 선형성이 잘 유지되지만 입력전류에 무관하게 바이어스 전류가 항상 흐르므로 DC전력소비가 커서 전력 효율이 낮다. 최대 효율이 25%를 넘지 못하며 주로 아주 작은 부하 전력이 요구되는 응용 분야에만 사용된다. 2. B급 전력 증폭기 B급 바이어스 증폭기는 트랜지스터의 차단점에 동작점이 설정되어 입력전류의 양의 반 주기만 증폭된다. 상보형 푸시풀 구조를 이용하여 전체 주기의 신호를 얻을 수 ...2025.11.17
-
JFET 특성 및 바이어스 회로 실험2025.11.161. JFET 포화전류 및 핀치오프 전압 JFET의 기본 특성을 측정하는 실험으로, 포화전류(IDSS)는 9mA, 핀치오프 전압(VP)은 -4V로 측정되었다. VGS가 -3.5V 이상일 때 핀치오프 상태가 발생하며, 이 상태에서는 드레인 전류(ID)가 0에 가까워진다. 핀치오프는 게이트-소스 간 역방향 바이어스가 증가하면서 채널이 차단되는 현상이다. 2. JFET 전달특성 및 출력특성 VGS 값의 변화에 따른 ID의 변화를 측정한 전달특성과 VDS 변화에 따른 ID의 변화를 측정한 출력특성을 분석했다. VGS=0V일 때 ID는 최대...2025.11.16
-
전자회로실험 과탑 A+ 예비 보고서 (실험 20 차동 증폭기 기초 실험)2025.01.291. 정전류원 회로 정전류원 회로는 일정한 전류를 제공하는 회로로, 주로 전류 제어 및 안정적인 전류 공급이 요구되는 응용에서 사용된다. 첨부된 그림의 정전류원 회로는 MOSFET 소자 M_4와 M_3를 사용한 구조로 구성되어 있다. 이 회로는 MOSFET의 전류 제어 특성과 전류 거울 원리를 사용하여 기준 전류를 설정하고, 이를 기반으로 일정한 부하 전류를 제공하는 정전류원이다. 2. 차동 증폭기 회로 차동 증폭기는 두 입력 신호의 차이를 증폭하는 회로로, 높은 입력 저항과 낮은 출력 저항을 가지며 잡음 제거와 신호 증폭에서 중요...2025.01.29
-
Zener Diode 예비 보고서2025.04.271. 다이오드 I-V 특성 다이오드는 순방향 바이어스와 역방향 바이어스에 따라 다른 동작 영역을 가집니다. 순방향 바이어스에서는 약 0.7V의 전압 강하가 발생하며, 역방향 바이어스에서는 과도한 전압이 인가되면 소자가 파괴되는 breakdown 현상이 발생합니다. 2. Zener 다이오드 Zener 다이오드는 역방향 바이어스에서 넓은 전류 범위에 대해 안정된 전압 특성을 가지는 정전압 다이오드입니다. Zener 전압 이상의 전압이 인가되면 일정한 전압이 출력되며, 최소 동작 전류(Iz)와 최대 동작 전류(Izm)의 범위 내에서 동작...2025.04.27
-
공통 에미터 트랜지스터 증폭기 실험2025.11.161. 공통 에미터 트랜지스터 증폭기 공통 에미터 증폭기는 베이스로 공급된 입력신호에 따라 베이스와 에미터 사이의 전류가 증가하고, 콜렉터와 에미터의 전압이 증가하면서 콜렉터 전류가 증가되어 전압이득이 발생한다. 실험에서 Av가 275배 증가하여 입력 신호와 출력 신호의 크기가 100배 이상 증폭되는 것을 확인했다. 공통 에미터 트랜지스터 증폭기는 낮은 출력 임피던스를 가져 증폭된 출력 신호가 다른 회로로 전달될 때 손실이 적고 전력 손실이 적다는 장점이 있다. 2. 전압 분배기 바이어스 공통 에미터 회로의 직류값 측정에서 2N390...2025.11.16
-
전자회로설계실습 6번 예비보고서2025.01.201. Common Emitter Amplifier 설계 이 문서는 NPN BJT를 사용하여 emitter 저항이 있는 Common Emitter Amplifier를 설계, 구현, 측정, 평가하는 내용을 다루고 있습니다. 주요 내용으로는 부하저항 결정, 바이어스 전압 계산, 입력저항 산출, PSPICE 시뮬레이션 결과 분석, 측정 및 특성 분석 등이 포함되어 있습니다. 2. Emitter 저항을 사용한 Common Emitter Amplifier 설계 이 문서에서는 emitter 저항을 사용한 Common Emitter Amplifi...2025.01.20
-
전기전자공학실험-JFET 바이어스 회로2025.04.301. JFET 고정 바이어스 회로 JFET 고정 바이어스 회로의 입력 및 출력 특성을 분석하였습니다. JFET의 드레인 특성곡선과 부하선의 교점이 동작점을 결정하며, 쇼클리 방정식을 이용하여 드레인 전류를 계산할 수 있습니다. 또한 출력단의 전압 VDS를 구할 수 있습니다. 2. JFET 자기 바이어스 회로 JFET 자기 바이어스 회로의 입력 및 출력 특성을 분석하였습니다. 이 회로에서는 VGS가 출력 전류 ID의 함수이며, 고정되지 않습니다. 쇼클리 방정식을 이용하여 드레인 전류를 계산할 수 있으며, 출력단의 전압 VDS, VS,...2025.04.30
-
실험 08_공통 베이스 증폭기 결과 보고서2025.04.281. 공통 베이스 증폭기 이번 실험은 BJT를 이용한 기본적인 세 가지 증폭기 중 공통 베이스 증폭기에 대한 실험이다. 공통 베이스 증폭기는 입력 임피던스가 작기 때문에 전류를 잘 받아들이는 특성을 지니고 있다. 이 실험에서는 공통 베이스 증폭기의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통해 확인하고자 한다. 2. DC 조건 측정 실험 절차 1에서는 공통 베이스 증폭기의 DC 조건을 측정하였다. 예비 보고서와 저항값을 다르게 사용하였으나, 1kΩ일 때 값을 예비 보고서와 비교하여 보면 오차가 조금 발생하긴 했지...2025.04.28
2 / 33
