총 60개
-
디지털시스템설계실습_HW_WEEK62025.05.091. 4-to-1 MUX 이번 실습에서는 4-to-1 MUX를 Verilog 코드로 구현하고 시뮬레이션을 통해 동작을 확인했습니다. if-else 문과 case 문을 사용하여 MUX를 구현했으며, 시뮬레이션 결과를 통해 입력 신호 s0, s1에 따라 출력 i0, i1, i2, i3가 정상적으로 동작하는 것을 확인할 수 있었습니다. 2. 4-bit 시프트 레지스터 4-bit 시프트 레지스터를 Verilog 코드로 구현하고 시뮬레이션을 통해 동작을 확인했습니다. non-blocking 할당을 사용하여 클록 신호에 맞춰 입력 sin 값이...2025.05.09
-
장원사이버 평생교육원 컴퓨터공학 토론 과제, 평균 9.7/10점, 전체 A+, (C언어1, 알고리즘, 운영체제)2025.01.231. C언어 함수 사용의 장점 C언어에서는 함수를 이용하여 프로그램을 작성하고 있습니다. 함수를 사용하지 않고 작성한 프로그램을 함수로 사용해서 작성했을때의 장점을 적절한 예시를 통하여 생각해 보세요. 숫자 배열의 평균을 구하는 프로그램을 구현한다고 가정하고 함수의 장점을 생각해 보고자 한다. 먼저 코드 재사용으로 중복을 줄일 수 있다. 평균을 구하고자 하는 배열이 하나면 상관없지만 여러 개일 경우 코드가 길어지게 된다. 하지만 평균을 구하는 과정을 함수로 작성하고, 구하고자 하는 배열을 매개변수로 넣어 함수를 호출하면 평균을 구하...2025.01.23
-
논리회로설계실험 6주차 D Latch 설계2025.05.151. D Latch 이번 실습의 목표는 D Latch를 Behavioral modeling, Dataflow modeling, Gate-level modeling, 그리고 Structural modeling으로 구현하는 것입니다. D Latch의 기본적인 구조와 작동 방식을 이해하고, 이를 바탕으로 다양한 모델링 방법을 통해 D Latch를 구현하였습니다. 이를 통해 논리회로 설계에 대한 이해도를 높일 수 있었습니다. 2. Schematic 설계 D Latch의 schematic을 두 가지 방법으로 그려보았습니다. 첫 번째는 log...2025.05.15
-
아날로그 및 디지털 회로 설계실습 결과보고서122025.01.171. 클럭 생성 회로 Function generator를 이용하여 1Hz의 Clock 신호를 생성하고, BCD 카운터에 연결하여 7-segment에 출력하는 회로를 구현했습니다. 클럭 신호에 따라 0부터 9까지 카운팅되는 것을 확인했습니다. 2. 2자리 숫자 표시 회로 1자리 숫자 카운터 회로를 두 개 연결하여 00부터 99까지 증가하는 2자리 숫자 표시 회로를 구현했습니다. 중간 신호를 조작하여 카운터 증가의 최대치를 99로 설정했습니다. 3. 디지털 회로 설계 이번 실습을 통해 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 ...2025.01.17
-
자료구조 희소행렬 소스코드 구현2025.05.051. 희소행렬 희소행렬은 대부분의 원소가 0인 행렬을 효율적으로 표현하는 방법입니다. 이 코드는 희소행렬의 덧셈 연산을 구현하고 있습니다. 행렬의 크기가 같은지 확인하고, 각 행렬의 데이터를 순차적으로 읽어 결과 행렬을 생성합니다. 이를 통해 메모리를 절약할 수 있습니다. 1. 희소행렬 희소행렬은 대부분의 원소가 0인 행렬을 말합니다. 이러한 희소행렬은 많은 분야에서 활용되는데, 특히 기계학습, 데이터 압축, 그래프 이론 등에서 중요한 역할을 합니다. 희소행렬을 효율적으로 저장하고 처리하는 방법은 이러한 분야에서 핵심적인 기술이 됩...2025.05.05
-
Cortex M3의 Code, 접미사, CPSR의 플래그, 의미를 논하시오2025.01.171. Cortex-M3 아키텍처 개요 Cortex-M3는 ARM Holdings에서 개발한 32비트 RISC 마이크로프로세서 아키텍처로, 임베디드 시스템 및 실시간 응용 분야에 최적화되어 있습니다. 이 아키텍처는 저전력 소비, 높은 성능, 신뢰성, 보안 등 다양한 요구사항을 충족시킬 수 있습니다. Cortex-M3는 Harvard 아키텍처를 기반으로 하며, 단일 사이클 명령어 실행을 지원하여 효율적인 처리를 가능하게 합니다. 2. Code Code는 마이크로프로세서에서 실행되는 명령어들의 집합을 의미합니다. 이는 프로그래머가 작성한...2025.01.17
-
병렬프로그래밍 CUDA 프로그래밍 과제2 - Matrix multiplication2025.05.061. CPU를 이용한 행렬 곱셈 계산 CPU로 처리해서 행렬 곱 계산하는 코드를 제공하였습니다. 행렬 크기를 입력받아 CPU에서 행렬 곱셈을 수행하고 소요 시간을 측정하였습니다. 행렬 크기가 커질수록 CPU에서의 연산 시간이 기하급수적으로 늘어나는 것을 확인할 수 있습니다. 2. GPU를 이용한 행렬 곱셈 계산 GPU로 처리해서 행렬 곱 계산하는 코드를 제공하였습니다. 행렬 크기를 입력받아 GPU에서 병렬 처리를 통해 행렬 곱셈을 수행하고 소요 시간을 측정하였습니다. 행렬 크기가 커질수록 GPU가 CPU보다 더 빠른 연산 속도를 보...2025.05.06
-
포인터를 사용한 2D 배열 덧셈2025.11.131. C언어 포인터 C언어에서 포인터는 메모리 주소를 저장하는 변수입니다. 포인터를 사용하면 배열의 요소에 직접 접근할 수 있으며, 동적 메모리 할당과 함수 인자 전달 등에 활용됩니다. 이 예제에서는 2D 배열의 첫 번째 요소 주소를 포인터에 저장하여 배열 요소에 접근합니다. 2. 2D 배열 연산 2D 배열은 행과 열로 구성된 2차원 데이터 구조입니다. 이 예제에서는 3x3 크기의 두 배열 a와 b의 대응하는 요소들을 더하여 새로운 배열 c를 생성합니다. 포인터를 통해 각 배열의 요소에 순차적으로 접근하여 덧셈 연산을 수행합니다. ...2025.11.13
-
한양대 Verilog HDL 32025.05.041. Verilog HDL 이 프레젠테이션은 Verilog HDL의 Blocking과 Non-Blocking 구문에 대해 설명하고 있습니다. Blocking 구문은 순차적으로 실행되는 반면, Non-Blocking 구문은 동시에 실행됩니다. 이번 실험에서는 Non-Blocking 구문을 사용하여 60초 기준으로 1초마다 FPGA Starter Kit가 변하는 Verilog 코드를 설계하고 실행해보았습니다. 7-segment decoder, Multiple digit 7-segments, 60second clock 모듈을 구현하고 이...2025.05.04
-
디지털 회로 실험 및 설계 - Encoder, Decoder 실험 22025.05.161. 디지털 회로 실험 이 보고서는 디지털 회로 실험 및 설계 과정에서 Encoder와 Decoder 실험을 수행한 결과를 다루고 있습니다. 실험에서는 74LS148 Encoder와 74LS138 Decoder 회로를 구현하고, 입력에 따른 출력 동작을 확인하였습니다. 또한 JK Flip-Flop의 동작도 관찰하였습니다. 실험 결과 분석에서는 초기값, 우선순위 인코딩, 디코딩 동작 등을 이론적으로 설명하였습니다. 오차 분석에서는 전류 측정의 불확실성, 점퍼선의 저항, 브레드보드의 상태 등이 실험 결과와 이론의 차이를 발생시킨 요인으...2025.05.16
2 / 6
