총 33개
-
반도체 소자 및 설계 - 62025.05.101. FET(NMOS, PMOS) 공정 FET(NMOS, PMOS) 공정에 대해 설명합니다. FET(NMOS, PMOS)의 기호와 동작 원리, 특히 NMOS와 PMOS의 차단 모드, 선형 모드, 포화 모드에 대해 자세히 설명하고 있습니다. 2. 래치업 효과 CMOS 기술에서 내재된 바이폴라 접합 트랜지스터로 인해 발생할 수 있는 래치업 효과에 대해 설명합니다. 래치업 효과는 Vdd와 GND 라인을 단락시켜 칩을 파괴하거나 시스템 오류를 일으킬 수 있습니다. 3. 래치업 효과 해결 방법 래치업 효과를 해결하기 위한 방법으로 산화물 트...2025.05.10
-
컴퓨터구조_컴퓨터구조 과제12025.01.241. 레지스터 수와 비트 수 결정 컴퓨터의 중앙처리장치(CPU)를 설계할 때 레지스터의 수와 비트 수를 결정하는 것은 매우 중요한 문제이다. 레지스터는 매우 빠르게 작동하는 메모리로, CPU의 성능을 결정하는 핵심 요소 중 하나이지만, 주기억장치에 비해 고가이기 때문에 비용적인 측면도 고려해야 한다. 따라서 레지스터의 수와 비트 수를 결정할 때는 성능과 비용의 균형을 맞추는 것이 중요하다. 2. 개발 시간과 노력 레지스터의 수와 비트 수를 결정하는 데 있어 첫 번째로 고려해야 할 요소는 개발 시간과 노력이다. 레지스터는 CPU 내부...2025.01.24
-
약제학 실습 - 현탁제의 제조(응집제의 함량에 따른 분산제제 제조)2025.05.101. 현탁제의 제조 본 실험의 목적은 분산제 또는 응집제로 일반적으로 알려진 현탁제(하이드로솔)를 포함하는 다른 시약(A, B, C, D, E)의 침전 활동을 관찰하는 것이었습니다. 실험 결과를 통해 응집제의 존재와 농도가 현탁액 내 입자의 집적화 정도를 조절하고, 침강체의 크기와 형태, 침강 용적에 영향을 미치는 것을 알 수 있었습니다. 이러한 결과는 현탁제의 선택과 최적화에 대한 중요한 정보를 제공합니다. 2. 현탁제의 설계 및 조제 현탁제는 주성분을 미세균질하게 현탁하여 액상의 제제로 만든 것을 말합니다. 현탁제의 제제화 이론...2025.05.10
-
대만 TSMC의 성공이 한국 반도체 산업에 주는 시사점2025.01.241. TSMC의 기술 혁신과 선도적 지위 TSMC는 지속적인 연구개발 투자와 혁신적인 기술 개발을 통해 5nm와 3nm 공정 기술을 선도적으로 개발하며 반도체 시장에서 선도적인 지위를 확보할 수 있었습니다. 이는 한국 기업들에게 지속적인 기술 혁신의 중요성을 시사합니다. 한국 기업들도 기술 개발에 대한 철저한 준비와 전략 수립이 필요할 것입니다. 2. TSMC의 전략적 파트너십 TSMC는 고객사 및 협력사와의 긴밀한 파트너십을 통해 반도체 생태계를 구축하고 성공할 수 있었습니다. 고객사의 요구사항을 반영하고 상호 신뢰와 투명성을 바...2025.01.24
-
MOSFET, MOSCAP 측정 실험 Report2025.01.121. MOSFET MOSFET은 전압 제어용 소자로 Gate, Source, Drain의 3 단자로 구성되어 있습니다. Gate에 인가되는 전압으로 Source와 Drain의 전류 흐름을 제어할 수 있으며, 제작 방식에 따라 증가형 MOSFET과 공핍형 MOSFET으로 구분할 수 있습니다. 본 실험에서는 Keithley 4200-SCS를 이용하여 MOSFET의 I-V 특성을 분석하였고, On-off ratio, Threshold Voltage, Subthreshold swing, Mobility, DIBL 현상 등을 확인하였습니다....2025.01.12
-
CPU의 데이터 처리 속도 향상 방안2025.05.131. CPU의 기능 CPU는 컴퓨터가 수행하는 모든 연산 및 작동의 핵심 역할을 수행한다. CPU에서는 프로그램 상에 포함된 명령어를 끌어와 해석하고, 명령어대로 연산을 수행하여 연산이 완료된 결과는 메모리상에 기록한다. 2. CPU의 데이터 처리 속도에 영향을 미치는 요인 CPU의 데이터 처리 속도에 영향을 미치는 요인으로는 CPU의 클럭 속도, 코어의 수, 캐시 메모리, 아키텍처, 메모리의 속도 등이 있다. 3. CPU 자체의 성능 향상 CPU 자체의 성능을 향상시키는 방법으로는 CPU의 클럭 수를 증가시키거나 하나의 CPU 내...2025.05.13
-
반도체 8대 공정 정리2025.01.161. 웨이퍼 제조 반도체 웨이퍼 제조 공정은 다결정 실리콘을 석영 도가니에 채워 넣는 폴리실리콘 스태킹 공정부터 시작하여, 잉곳 성장, 와이어 쏘잉, 에지 그라인딩, 래핑, 식각, 폴리싱 등 총 15개의 세부 공정으로 이루어져 있다. 이 과정을 통해 실리콘 웨이퍼를 제조하고 청정도와 평탄도를 확보한다. 2. 산화 공정 산화 공정은 실리콘 웨이퍼 표면에 산화막을 형성하는 공정으로, 열산화 방식과 화학적 증착 방식이 있다. 열산화 공정은 웨이퍼 클리닝, 열산화, 두께 검사 등의 단계로 진행된다. 산화막은 소자 간 절연, 게이트 절연막,...2025.01.16
-
금오공대 신소재 반도체공정 시험 정리2025.01.271. 반도체 재료 Ge / Si Ge은 최초로 반도체에 사용한 물질로 Si보다 캐리어의 mobility가 높아 성질이 우수하지만, 성능이 금방 저하된다. Ge의 산화는 Si보다 빨라 산화로 인해 물질과 성질의 변형으로 오랜 사용이 불가능하므로 외부 요인에 의한 영향이 큰 Ge보다 Si을 사용하기 시작한 것이다. Si은 Ge보다 안정성이 좋아 표면에서 산소와 결합하여 SiO2층을 형성하여 성능이 꾸준히 유지 된다는 점과 흔하다는 장점이 있다. 또한, 전하 운반자 제어가 쉬워 도핑하기가 쉬우며 산소와 질소에 안정적이므로 기판 물질로 잘...2025.01.27
-
전자공학응용실험 ch20 차동증폭기 기초실험 예비레포트2025.05.051. 차동 증폭기 기초 실험 차동 증폭 회로는 출력이 단일한 단일 증폭 회로에 비하여 노이즈와 간섭에 의한 영향이 적고, 바이패스 및 커플링 커패시터를 사용하지 않고도 증폭 회로를 바이어싱 하거나 다단 증폭기의 각 단을 용이하게 커플링 할 수 있으므로, 집적회로의 제작 공정이 좀 더 용이하여 널리 사용되고 있다. 이 실험에서는 MOSFET을 사용한 차동 쌍의 동작을 위한 기본 조건을 살펴보고 기본적인 측정을 통하여 검증하고자 한다. 이를 토대로 부하 저항을 연결한 MOSFET 차동 증폭 회로를 구성하여 확인하고, 특성을 분석한다. ...2025.05.05
-
국가나노인프라협의체 중 5개 기관의 현황과 육성전략2025.05.011. 국가나노인프라협의체 국가나노인프라는 창조경제를 실현시키는 기반이 되는 나노기술의 개발과 나노 산업 성장의 기초가 된다. 국가나노인프라협의체는 나노기술 산, 학, 연 R&BD 프로그램을 연계하고 지원체제를 구축하며 나노 인프라를 활용하여 선행공정을 개발하고 서비스의 고도화 사업을 추진한다. 또한 나노 융합 창업허브를 구축하고 나노기술의 사업화를 지원하며 나노 전문인력을 양성하고 일자리 창출을 지원한다. 2. 한국나노기술원 한국나노기술원은 나노소자와 화합물 반도체 분야의 연구개발과 지원체제를 구축하여 나노기술의 국가경쟁력을 높이고...2025.05.01
2 / 4
