총 440개
-
[전자공학응용실험]11주차_7차실험_실험 18 증폭기의 주파수 응답 특성_결과레포트_A+2025.01.291. 증폭기의 주파수 응답 특성 이번 실험에서는 증폭기의 주파수 응답 특성을 확인하기 위한 실험이었습니다. 실험 결과 1kHz에서 최대 전압 이득을 찾았고, 주파수를 1kHz에서 1MHz로 증가시키면서 전압 이득을 확인하여 3dB 주파수를 측정하였습니다. 계산값과 측정값의 차이는 소자 특성의 차이와 저항 오차 때문인 것으로 분석되었습니다. 또한 3dB 주파수를 증가시키기 위해서는 이득을 줄이는 것이 필요하다는 것을 알 수 있었습니다. 1. 증폭기의 주파수 응답 특성 증폭기의 주파수 응답 특성은 증폭기가 입력 신호의 주파수에 따라 어...2025.01.29
-
피드백증폭기(Feedback Amplifier) 예비보고서2025.04.271. Series-Shunt 피드백 증폭기 Series-Shunt 구조의 피드백 증폭기에 대해 설계 및 실험을 수행하였습니다. 입력 저항과 부하 저항 값을 변경하며 입출력 전압 특성을 분석하였고, 전원 전압 변화에 따른 출력 전압 변화를 확인하였습니다. 이론적으로 피드백 계수가 변동되어도 입출력 이득은 일정하므로 입출력 전압 관계 그래프가 동일하다는 것을 확인하였습니다. 2. Series-Series 피드백 증폭기 Series-Series 구조의 피드백 증폭기에 대해 설계 및 실험을 수행하였습니다. 입력 저항과 피드백 저항 값을 변...2025.04.27
-
전자회로실험 과탑 A+ 결과 보고서 (실험 14 캐스코드 증폭기)2025.01.291. 캐스코드 증폭기 캐스코드 증폭기는 입력단, 증폭단, 출력 특성으로 구성되어 있다. 입력단의 MOSFET M_1은 소스 팔로워 역할을 하며, 증폭단의 MOSFET M_2는 캐스코드 역할을 한다. 캐스코드 구조는 출력 저항을 크게 만들어 전압 이득을 향상시키며, 채널 길이 변조 효과를 최소화하여 넓은 대역폭에서 동작할 수 있다. 캐스코드 증폭기의 전압 이득은 대략적으로 A_v = g_m * R_D로 나타낼 수 있다. 2. 실험 절차 및 결과 실험에서는 V_GG 값을 변화시키며 출력 전압을 측정하였고, 트랜스컨덕턴스 g_m과 출력 ...2025.01.29
-
JFET와 증폭기 실험 예비레포트2025.11.181. JFET의 동작원리 및 특성 JFET(접합형 전계효과 트랜지스터)는 Gate, Source, Drain 3단자를 가진 전압제어 소자로, 한 가지 형태의 Carrier에 의해 동작한다. N채널 JFET의 경우 Channel은 N형 반도체이고 양쪽에 P형 반도체인 Gate가 반도체 접합을 이룬다. Gate에 역바이어스를 인가하면 게이트 폭이 넓어지고 채널 폭이 줄어들어 드레인 전류를 제어할 수 있다. 역바이어스가 충분히 크면 채널이 없어져 드레인 전류가 흐르지 않는다. BJT와 달리 JFET은 게이트 전류가 흐르지 않아 높은 입력...2025.11.18
-
전자회로실험_A+레포트_BJT Common Emitter, Common Collector2025.01.131. NPN, PNP형 BJT 공통 이미터 증폭기 NPN, PNP형 BJT를 사용한 공통 이미터 증폭기의 회로 구성과 동작을 확인하였다. NPN형 BJT 공통 이미터 증폭기에서 동작점 전류는 IBQ 0.05 μA, ICQ 18.60 mA이고, VBEQ 1.960 V, VCEQ 12.98 V로 측정되었다. 전압이득 α는 0.99로 1에 가까운 값이 나왔다. 공통 이미터 증폭기는 부하저항이 높기 때문에 전류 증폭보다는 전압 증폭으로 사용한다. 2. NPN, PNP형 BJT 공통 컬렉터 증폭기 NPN, PNP형 BJT를 사용한 공통 컬렉...2025.01.13
-
전자공학실험 8장 공통 베이스 증폭기 A+ 예비보고서2025.01.131. 공통 베이스 증폭기 공통 베이스 증폭기는 입력 임피던스가 적기 때문에 전류를 잘 받아들이는 특성을 지니고 있다. 이 실험에서는 공통 베이스 증폭기의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통하여 확인하고자 한다. 공통 베이스 증폭기의 전압 이득은 g_m R_C로 표현할 수 있으며, 입력 임피던스는 1/g_m으로 구할 수 있다. 공통 베이스 증폭기는 임피던스가 수십 ohm 정도로 매우 작으므로, 전압을 받아들이는 용도보다는 전류를 받아들이는 용도로 많이 사용된다. 2. 공통 베이스 증폭기 회로 분석 실험회로...2025.01.13
-
OP Amp의 기본 응용 회로 실험2025.11.141. Voltage Follower (전압 추종기) 비반전 증폭기를 응용한 전압 이득이 1인 연산 증폭기로, 단일 이득 버퍼라고도 불린다. 입력 임피던스는 크고 출력 임피던스는 작아 이상적인 완충 증폭기 역할을 한다. Low-pass filter에 부하 저항이 연결될 때 전달 함수 변화를 방지하기 위해 사용되며, 부하 저항의 영향을 최소화하여 원래 의도한 필터 기능을 유지할 수 있다. 실험 결과 부하 저항 변화에도 출력 전압이 항상 1V로 일정하게 유지됨을 확인했다. 2. Integrator (적분기) 입력 전압의 적분에 비례하는 ...2025.11.14
-
[전자공학응용실험] 능동부하가 있는 공통 소스증폭기-예비레포트2025.04.261. 능동 부하가 있는 공통 소스 증폭기 이 실험에서는 정전류원 전류 거울을 이용한 능동 부하가 있는 공통 소스 증폭기 회로를 구성하고, 이를 바탕으로 공통 소스 증폭기의 전압 이득을 구하고자 한다. 능동 부하는 아날로그 증폭기에서 널리 사용되고 있으며, 간단한 공통 소스 증폭기에 적용함으로써 특성을 정확하게 파악할 수 있다. 2. 공통 소스 증폭기의 전달 특성 곡선 입력에 따라서 M1에 흐르는 전류와 부하에 흐르는 전류가 같아지는 출력을 구할 수 있고, 이를 통해 공통 소스 증폭기의 전달 특성 곡선을 구할 수 있다. 3. 공통 소...2025.04.26
-
전자공학응용실험 7주차 5차 실험 공통 소오스 증폭기 결과 레포트2025.01.291. 다단 증폭기의 입력단과 출력단 조건 다단 증폭기의 입력단에서는 입력 임피던스가 커야 입력 전압이 많이 걸려 신호가 다음 단으로 잘 넘어간다. 출력단에서는 출력 임피던스가 부하 저항보다 매우 작아야 부하에 전압이 많이 걸리면서 출력 전압이 커지게 된다. 2. 다단 증폭기의 전압 이득 감소 이유 각 단의 출력 전압은 다음 증폭기에 연결될 때 다음 단의 저항에 의해 전압 분배가 일어나게 되어 최종 단의 전압 이득이 각 단마다 전압 분배가 된만큼 감소하여 나타나게 된다. 3. 실험 회로 변경 이유 처음 50kΩ 저항으로 진행하였을 때...2025.01.29
-
피드백 증폭기 설계 및 실습2025.11.181. Series-Shunt 피드백 증폭기 입력이 전압이고 출력도 전압인 Series-Shunt 구조의 피드백 증폭기를 설계한다. 전원 전압 12V, 입력저항 1kΩ, 부하저항 1kΩ으로 설정하고 피드백 저항 비율을 2로 조정한다. PSpice를 이용해 입력 전압을 0V에서 6V까지 0.1V 증분으로 변화시켜 부하저항 양단의 출력전압 변화를 관찰한다. 입력저항과 부하저항의 값 변화는 입출력 이득에 영향을 미치지 않아 이득이 일정하게 유지된다. 2. Series-Series 피드백 증폭기 입력이 전압이고 출력은 전류인 Series-S...2025.11.18
10 / 44
