총 49개
-
아날로그 및 디지털 회로 설계 실습 결과 보고서2025.01.061. 단일 Current Mirror 구현 및 측정 NMOS를 이용하여 단일 Current Mirror를 직접 설계한 뒤, DMM을 사용하여 설계한 회로의 전압, 전류 등을 측정하고 기록하였다. 실험 결과, 단일 Current Mirror의 출력 전류는 10mA에 근접하여 추가 조절이 필요하지 않았으며, 출력 저항 Ro는 약 2.46kΩ으로 측정되었다. 2. Cascode Current Mirror 구현 및 측정 NMOS를 이용하여 Cascode Current Mirror를 직접 설계한 뒤, DMM을 사용하여 설계한 회로의 전압, ...2025.01.06
-
아날로그 및 디지털 회로 설계 실습 결과보고서2 SMPS2025.05.151. PWM 제어회로 PWM 제어회로를 구성하고, 톱니 파형과 출력 파형을 확인하였다. PWM 제어회로는 일정 주기동안 output으로 파워를 전달하도록 스위치를 on 하는 역할을 한다. 실험 결과, 주파수가 12.5kHz이고 Vpp값이 약 10V로 출력되어 계획서의 목표를 만족하였다. 2. Buck Converter 시간 관계상 Buck Converter 실험은 생략하고 Boost Converter만을 실험하였다. 3. Boost Converter Boost Converter 회로를 이용하여 SMPS를 구현하였다. PWM 제어회로...2025.05.15
-
A+ 연세대학교 기초아날로그실험 7주차 결과레포트2025.05.101. Passive LPF Design 실험 1에서는 Passive LPF 회로를 구성하고 cut off frequency가 4kHz가 되도록 인덕터와 축전기의 값을 조절하는 실험을 진행했습니다. 실험 결과 cut off frequency는 4.049kHz로 이론값과 약 1.23%의 오차가 있었습니다. 이는 실제 사용한 소자 값이 이론값과 달랐기 때문입니다. Bode plot 분석을 통해 LPF의 특성을 확인할 수 있었습니다. 2. Active BRF Design 실험 2에서는 Active BRF 회로를 구성하고 Notch Freq...2025.05.10
-
A+ 연세대학교 기초아날로그실험 12주차 결과레포트2025.05.101. 3 Op-amp IA 회로 3 Op-amp IA 회로를 구성하여 입력 신호를 100배 증폭할 수 있음을 확인하였다. 실제 회로 구현 시 소자 값의 오차로 인해 약 1.57%의 오차가 있었지만 목표 gain 100에 근접한 결과를 얻을 수 있었다. 2. Notch Filter Notch filter를 구현하여 중심 주파수 약 58.9Hz에서 출력 전압이 크게 감소하는 것을 확인하였다. Bode analyzer를 사용하여 분석한 결과 중심 주파수는 약 57.54Hz로 나타났다. 3. Low Pass Filter Low Pass F...2025.05.10
-
아날로그 및 디지털회로 설계 실습 실습4_신호발생기_결과보고서2025.01.211. 신호 발생기 이번 실험에서는 Wien bridge RC 발진기를 이용하여 신호 발생기를 설계하고 제작하였다. 가변 저항과 커패시터를 이용하여 특정 주파수에서 발진하는 회로를 구현하였고, 가변 저항을 조정하여 출력 파형의 왜곡을 관찰하였다. 또한 다이오드를 이용하여 왜곡을 줄이는 회로를 설계하고 측정하였다. 실험 결과, 예상한 발진 주파수와 실제 측정된 주파수 사이에 약 8%의 오차가 있었으며, 이는 저항과 커패시터 값의 오차로 인한 것으로 분석되었다. 전반적으로 실험 목적을 달성하였으며, 신호 발생기의 구조와 출력 파형 특성에...2025.01.21
-
연세대 23-2 기초아날로그실험 A+5주차 결과보고서2025.01.031. Passive LPF Design 이번 실험에서는 Passive LPF 회로를 구현하였다. 이론적으로 4kHz의 cut off frequency를 만족하는 커패시터와 인덕터 값을 계산하였고, 실제 실험에서는 유사한 소자를 직/병렬로 연결하여 구현하였다. 실험 결과, cut off frequency가 4kHz로 나타났지만 이론값과 7.24%의 오차가 있었다. 이는 실제 소자 값의 차이와 노이즈 등의 영향으로 인한 것으로 분석된다. 2. Active BRF Design 다음으로 Active BRF 회로를 구현하였다. 이론적으로 6...2025.01.03
-
중앙대학교 아날로그 및 디지털 회로 설계 실습 결과 보고서2025.01.041. Wien bridge oscillator 구현 이번 실험실습에서는 신호발생기를 소자의 값을 조절하여 원하는 주파수에서 발진시키고, 이때의 발진주파수와 출력파형의 최대치를 관찰하였습니다. 그 결과 4-4-2의 회로의 경우 출력파형이 완벽한 사인파가 아니었지만, Gain 값과 발진주파수 모두 설계값과 비슷하였고, 4-4-3의 회로의 경우 4-4-2의 회로에서 다이오드를 추가하여 왜곡이 감소하는 것을 관찰할 수 있었습니다. Gain 값과 발진주파수 모두 설계값과의 오차가 감소하였습니다. 2. 안정된 Wien bridge oscill...2025.01.04
-
아날로그 및 디지털 회로 설계 실습 (결과) - 카운터 설계 A+2025.01.291. 동기 8진 카운터 설계 실험 조 (김민정, 김보민, 조선, 최수빈)은 동기 8진 카운터 회로를 설계하였습니다. 회로 구성은 그림 11-1과 같이 3개의 플립플롭을 사용하여 구현하였고, 출력 Q1, Q2, Q3에 LED를 연결하였습니다. 버튼 스위치를 통해 카운터를 동작시키고, 채터링 방지 회로를 추가하여 첫 번째 플립플롭의 CLK 단자에 연결하였습니다. 버튼을 누르면서 카운터가 정상적으로 동작하는지 확인하였고, 채터링 방지 회로를 거치지 않고 버튼 스위치 출력을 연결했을 때의 결과와 비교하였습니다. 실험 결과 동기 8진 카운터...2025.01.29
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 4. 신호발생기2025.04.291. Wien bridge RC 발진기 Wien bridge RC 발진기를 이용하여 신호 발생기를 설계, 제작, 측정하며 그 동작을 확인하는 실습을 수행했습니다. 실습에서는 Wien bridge 회로의 전압 분배 관계식을 구하고, 이를 이용하여 1.63 kHz에서 발진하는 회로를 설계했습니다. 시뮬레이션을 통해 출력 파형과 FFT 분석 결과를 확인하여 목표 주파수와의 오차율을 확인했습니다. 2. 신호 발생기 안정화 다이오드를 사용하여 Wien bridge oscillator를 안정화하는 회로를 설계했습니다. 다이오드는 Op amp의...2025.04.29
-
아날로그 및 디지털 회로 설계실습 예비보고서 12주차2025.01.171. 4진 비동기 카운터 4진 비동기 카운터의 이론을 바탕으로 1MHz의 구형파를 입력할 때 Q1 신호의 주파수는 0.5MHz, Q2 신호의 주파수는 0.25MHz임을 확인하고 입력 신호, Q1 신호, Q2 신호의 파형을 그려보았습니다. 2. 8진 비동기 카운터 설계 버튼 스위치를 이용하여 카운트가 증가하도록 8진 비동기 카운터의 회로도를 설계하였습니다. Q1, Q2, Q3 출력 신호에 LED를 연결하여 카운터의 상태를 확인할 수 있도록 하였습니다. 3. 10진 비동기 카운터 설계 16진 비동기 카운터와 리셋 회로를 이용하여 10진...2025.01.17
2 / 5
