총 49개
-
아날로그 및 디지털 회로 설계 실습 결과보고서 - 4-bit adder 회로설계2025.05.151. 4-bit adder 회로 설계 이번 설계 실습에서는 기본적인 전가산기를 설계한 후 이를 응용하는 실습을 진행하였다. 다만, 제목에서는 4bit adder의 회로였으나 실제 실습 시에는 A0A1 + B0B1을 실행하는 2bit adder를 구현하였다. 이 과정에서, carry bit로 인한 영향과, output으로 나타나는 덧셈 결과를 LED의 점등으로 확인하며 진행하였다. 실제로 실습을 진행하며 입력하는 값에 맞게 계산하여 출력을 예측하여 미리 진리표를 작성하고 실습을 진행하였는데, 실제 나타난 값 역시 이와 같은 값이 나타...2025.05.15
-
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 신호발생기2025.05.101. Wien bridge RC 발진기 Wien bridge RC 발진기를 이용하여 신호 발생기를 설계, 제작, 측정하고 그 동작을 확인하는 실습을 수행했습니다. 실습에서는 Wien bridge 회로의 관계식을 도출하고, 1.63 kHz에서 발진하는 회로를 설계했습니다. 또한 발진 조건을 만족하는 저항값을 찾고, 시뮬레이션을 통해 출력 파형과 FFT 분석을 수행했습니다. 마지막으로 다이오드를 사용하여 Wien bridge 발진기를 안정화하는 회로를 설계하고, 다이오드의 역할에 대해 설명했습니다. 1. Wien bridge RC 발진...2025.05.10
-
중앙대학교 아날로그및디지털회로설계실습 9차 예비보고서2025.01.061. 전가산기 설계 전가산기는 입력 A, B와 이전 연산의 carry bit Cin을 더하여 생긴 합 S와 그때 발생한 carry bit Cout을 출력한다. Karnaugh 맵을 이용하여 간소화된 Sum of product 또는 Product of sum 형태의 불리언 식을 구하고, 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계하였다. 또한 XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하였다. 2. 2-Bit 가산기 회로 설계 2-Bit 가산기는 두 개의...2025.01.06
-
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 위상 제어 루프(PLL)2025.05.101. 위상 제어 루프(PLL) 위상 제어루프(PLL)는 전압제어 발진기의 출력 위상을 입력 신호의 위상과 비교하여 입출력의 위상 차이를 이용하여 전압제어 발진기를 제어하는 피드백 시스템이라고 할 수 있습니다. PLL의 경우 위상 검출기, 루프 필터, 가변 발진기 이 3가지로 구성되어 있으며, 통신 분야에서 폭 넓게 사용됩니다. 2. 위상 검출기 XOR를 이용한 위상 검출기의 경우 V1과 V2의 위상 차이가 변화에 따른 Vout전압의 평균값 특성은 이론부와 같이 주기적인 파형의 주기를 갖습니다. XOR를 이용한 위상 검출기는 대부분 ...2025.05.10
-
중앙대학교 아날로그 및 디지털 회로 설계 실습 예비 보고서2025.01.041. 초전형 적외선 센서 초전형 적외선 센서는 인체의 움직임을 감지하여 전압 변화를 발생시킵니다. 이 센서는 침입자 경보기와 자동 도어 센서 등에 사용되며, 접촉식 초전형 적외선 센서를 이용한 스크린 등의 다양한 터치 제품에도 활용되고 있습니다. 2. High-Pass Filter 설계 초전형 적외선 센서와 증폭기 사이에 신호를 전달하는 High-Pass Filter를 저항과 커패시터를 이용하여 설계하였습니다. High-Pass Filter는 저주파 영역의 신호를 차단하고 고주파 영역의 신호만 전달하는 필터입니다. 전달함수를 통해 ...2025.01.04
-
아날로그 및 디지털 회로 설계실습 결과보고서112025.01.171. 비동기 8진 카운터 설계 비동기 8진 카운터 회로를 구현하고 LED 연결, 버튼 스위치 연결, chattering 방지 회로 추가 등의 과정을 거쳐 카운터의 정상 동작을 확인하였다. chattering 방지 회로를 거치지 않고 바로 회로에 연결하였을 때 출력이 순간 불안정한 것을 확인하였다. 2. 비동기 및 동기 16진 카운터 설계 16진 비동기 카운터와 16진 동기 카운터를 각각 구현하고, Function generator를 사용하여 1Hz의 Square wave를 입력하여 동작을 확인하였다. 동기 카운터의 경우 매 순간 동...2025.01.17
-
아날로그 및 디지털 회로 설계 실습 결과 보고서2025.01.061. 단일 Current Mirror 구현 및 측정 NMOS를 이용하여 단일 Current Mirror를 직접 설계한 뒤, DMM을 사용하여 설계한 회로의 전압, 전류 등을 측정하고 기록하였다. 실험 결과, 단일 Current Mirror의 출력 전류는 10mA에 근접하여 추가 조절이 필요하지 않았으며, 출력 저항 Ro는 약 2.46kΩ으로 측정되었다. 2. Cascode Current Mirror 구현 및 측정 NMOS를 이용하여 Cascode Current Mirror를 직접 설계한 뒤, DMM을 사용하여 설계한 회로의 전압, ...2025.01.06
-
A+ 연세대학교 기초아날로그실험 7주차 결과레포트2025.05.101. Passive LPF Design 실험 1에서는 Passive LPF 회로를 구성하고 cut off frequency가 4kHz가 되도록 인덕터와 축전기의 값을 조절하는 실험을 진행했습니다. 실험 결과 cut off frequency는 4.049kHz로 이론값과 약 1.23%의 오차가 있었습니다. 이는 실제 사용한 소자 값이 이론값과 달랐기 때문입니다. Bode plot 분석을 통해 LPF의 특성을 확인할 수 있었습니다. 2. Active BRF Design 실험 2에서는 Active BRF 회로를 구성하고 Notch Freq...2025.05.10
-
A+ 연세대학교 기초아날로그실험 12주차 결과레포트2025.05.101. 3 Op-amp IA 회로 3 Op-amp IA 회로를 구성하여 입력 신호를 100배 증폭할 수 있음을 확인하였다. 실제 회로 구현 시 소자 값의 오차로 인해 약 1.57%의 오차가 있었지만 목표 gain 100에 근접한 결과를 얻을 수 있었다. 2. Notch Filter Notch filter를 구현하여 중심 주파수 약 58.9Hz에서 출력 전압이 크게 감소하는 것을 확인하였다. Bode analyzer를 사용하여 분석한 결과 중심 주파수는 약 57.54Hz로 나타났다. 3. Low Pass Filter Low Pass F...2025.05.10
-
아날로그 및 디지털회로 설계 실습 실습4_신호발생기_결과보고서2025.01.211. 신호 발생기 이번 실험에서는 Wien bridge RC 발진기를 이용하여 신호 발생기를 설계하고 제작하였다. 가변 저항과 커패시터를 이용하여 특정 주파수에서 발진하는 회로를 구현하였고, 가변 저항을 조정하여 출력 파형의 왜곡을 관찰하였다. 또한 다이오드를 이용하여 왜곡을 줄이는 회로를 설계하고 측정하였다. 실험 결과, 예상한 발진 주파수와 실제 측정된 주파수 사이에 약 8%의 오차가 있었으며, 이는 저항과 커패시터 값의 오차로 인한 것으로 분석되었다. 전반적으로 실험 목적을 달성하였으며, 신호 발생기의 구조와 출력 파형 특성에...2025.01.21
1 / 5
