1. Stress-Strength Analysis 구조물이나 소재의 안전성 평가에서, stress와 strength 사이의 상호작용은 매우 중요합니다. Stress는 구조물이나 소재에 가해지는 응력을 의미하며, strength는 해당 구조물이나 소재가 견딜 수 있는 강도를 나타냅니다. 기본적으로, Stress값이 Strength를 넘어서면 파괴가 발생한다는 것을 알 수 있습니다. 하지만 파괴 이벤트는 두 값의 단순한 비교로만 결정되지 않습니다. 사실 Stress와 Strength는 확률분포로써 결정되기 때문에, 파괴 이벤트 또한 확...

1. Verilog HDL 기초 Verilog HDL은 Hardware Description Language로 FPGA 또는 집적회로 설계에 사용되는 언어입니다. 회로도 작성 대신 프로그래밍 방식으로 전자 회로를 구성할 수 있으며, Synthesis와 Test bench로 구성됩니다. 모듈 단위로 설계하며, 예약어는 소문자로 기술하고 모든 문장 끝에 세미콜론을 붙입니다. 주석은 /* */로 여러 행 또는 //로 한 행만 작성 가능합니다. 2. HDL 설계 레벨 HDL 설계는 3가지 레벨로 구분됩니다. Behavioral level은...