총 8개
-
중앙대학교 전자회로설계실습 예비11. Push-Pull Amplifier 설계 A+2025.01.271. Classic Push-Pull Amplifier 특성 그림 1(a) 회로를 simulation하기 위한 PSpice schematic을 그리되, BJT를 제외하고 부하저항을 100Ω으로 놓고, Simulation Profile에서 Analysis type을 DC Sweep으로 설정하고서 DC 전압원의 값을 –12 V에서 +12 V까지 0.001 V의 증분으로 증가시킴에 따라 부하저항 양단의 출력전압이 어떻게 변하는지를 보여주는 입출력 transfer characteristic curve를 확인하였다. 이를 통해 입력전압의 절...2025.01.27
-
MOSFET Current Mirror 설계 및 측정 실습2025.12.181. 단일 Current Mirror (Simple Current Mirror) N-Type MOSFET을 이용하여 Reference 전류를 복제하는 단일 Current Mirror를 breadboard에 구현하고 측정했다. 10V 전원 공급 시 측정값은 2.50V, 9.88mA이며 Simulation값은 2.344V, 10.09mA로 나타났다. MOSFET 소자의 특성 차이로 인해 설계값과 측정값 사이에 오차가 발생했으며, 출력저항은 약 Ω 수준으로 측정되었다. 2. Cascode Current Mirror 출력저항을 향상시키기 ...2025.12.18
-
Common Emitter Amplifier 설계 및 구현2025.11.181. Common Emitter Amplifier 설계 Rsig=50Ω, RL=5kΩ, VCC=12V, β=100인 NPN BJT 2N3904를 사용하여 입력저항이 kΩ단위이고 증폭이득이 -100V/V인 Common Emitter Amplifier를 설계한다. Early effect를 무시하고 부하저항에 최대전력이 전달되도록 RC를 결정하며, emitter 저항을 삽입하여 회로의 안정성을 향상시킨다. 설계 과정에서 gm, IC, IB, IE, VC, VE, RE, R1, R2 등의 값을 계산하고 입력저항 Rin을 구한다. 2. PS...2025.11.18
-
위장염 환아 간호: Eva Madison 사례 분석2025.12.121. 위장염(Gastroenteritis)과 탈수 위장염은 바이러스, 세균, 기생충 감염으로 위와 장에 염증이 생기는 질환이다. Eva Madison은 3일간 설사와 구토로 인한 심각한 탈수 증상을 보였으며, 체중이 21.2kg에서 20.5kg으로 감소했다. 탈수 증상으로는 피부의 tenting sign, 냉감, 건조함, 8초 이상의 모세혈관 재충전 시간, 어지러움, 무관심 등이 관찰되었다. 혈액검사에서 Hb 20 g/dL, HCT 60%, Na+ 180 mEq/L, K+ 4.9 mEq/L로 높았고 pH 7.23으로 낮아 대사성 산...2025.12.12
-
RC & Circuit Simulator 실험 보고서2025.01.221. 축전기(Capacitor) 축전기는 특정한 정전 용량(커패시턴스, Capacitance)을 갖는 회로 소자로, 주로 두 개의 도체판으로 구성되어 있고 사이 공간은 얇은 절연체로 채워져 있다. 커패시턴스는 도체판의 면적을 넓히거나 두 판 사이의 간격을 작게 함으로써 증가한다. 도체판 표면에 전하가 저장되는데, 두 표면에 모이는 전하의 양은 같지만 부호는 반대이다. 2. 용량성 리액턴스(Capacitive reactance) 축전기에서의 전류 흐름을 방해하는 정도를 나타내는 수치로, X_C = -1/wC 로 나타낼 수 있으며 주파...2025.01.22
-
Step Motor Driver 예비보고서2025.04.271. Wien bridge 회로 설계 Wien bridge 회로에서 V+와 V-의 관계식을 구하고, 1.63kHz에서 발진하는 Wien bridge 회로를 설계하였습니다. 전압 분배 공식을 이용하여 관계식을 도출하였고, 설계 조건인 C=100nF, f=1.63kHz를 고려하여 R1과 R2 값을 결정하였습니다. 2. Wien bridge Oscillator 설계 Wien bridge oscillator를 설계하고, Simulator의 Time-domain에서 출력 파형과 FFT plot을 통해 발진 주파수를 확인하였습니다. 또한 다이...2025.04.27
-
A+ 2022 중앙대학교 전자회로설계실습 예비보고서 7 Common Emitter Amplifier의 주파수 특성2025.05.011. Common Emitter Amplifier의 주파수 특성 이전 실험의 2차 설계 결과 회로(Ri 추가)에 대하여 모든 커패시터의 용량을 10 uF으로 하고 CE 증폭기에 100 kHz, 20 mVpp 사인파를 입력하였을 때의 출력파형을 PSPICE로 Simulation하여 제출하였습니다. 출력전압의 최댓값(V_max), 최솟값(|V_min|)은 각각 159.256 [mV], 167.574 [mV]이며, V_max/|V_min| 비율은 95.036%입니다. 입력신호의 주파수가 10 Hz에서 10 MHz까지 변할 때 CE amp...2025.05.01
-
[예비보고서] 5.전압 제어 발진기 (VCO)2025.04.251. 슈미츠 회로의 특성 본 실습에서 IC로 UA741 Op amp를 이용한다. 목적은 전압제어 발진기(VCO: Voltage Controlled Oscillator)를 설계하고 전압을 이용한 발진 주파수의 제어를 확인하는 것이다. 이 때 적분기 회로에 인가되는 전압의 크기에 따라 출력 전압이 일정한 값에 도달하는 시간이 변하는 것을 이용하여 주파수를 제어한다. Large signal voltage gain 로 주어진 UA741의 반전 및 비반전 입력 단자를 virtual short로 간주할 수 있어 일반적인 적분기 회로의 구성에 ...2025.04.25