총 55개
-
CMOS와 CCD의 장단점과 카메라 제조사의 선택2025.01.221. CCD 이미지 센서 CCD 이미지 센서는 오랜 시간 동안 고급 카메라 시스템에서 널리 사용되어 온 기술입니다. CCD의 가장 큰 장점은 뛰어난 이미지 품질입니다. CCD는 빛을 받아들인 후 전자 신호를 한 번에 처리하기 때문에 픽셀 간의 균일도가 높고, 결과적으로 노이즈가 적습니다. 특히, 저조도 환경에서도 고품질의 이미지를 얻을 수 있다는 점에서 전문가들에게 선호됩니다. 또한, CCD는 높은 다이내믹 레인지(dynamic range)를 제공하여 빛의 양이 극단적으로 차이나는 환경에서도 정교한 표현이 가능합니다. 그러나 CCD...2025.01.22
-
CCD와 CMOS의 장점과 단점은 각각 무엇인지를 서술 하세요2025.01.271. 이미지센서 요즘 카메라 없는 휴대폰을 찾아보기가 힘들다. 또한 컴퓨터 network에 의한 통신의 발전에 따라, 각종 화상 data의 용도가 점점 다양해지고 있다. 광학 렌즈를 통해 이미지 센서 chip 수광면에 영상이 맺히면, 이미지 센서의 표면에 있는 각 화소에 들어온 빛을 감지해서, 각 화소에 들어온 빛의 세기에 비례한 전기적 신호를 차례대로 출력한다. 이 전기적 신호를 처리해서 영상을 재생하거나, 전송 또는 저장을 하는 것이다. 2. CCD와 CMOS 이미지센서는 구조에 따라 크게 CCD(전하결합소자, Charge Co...2025.01.27
-
충북대학교 정보통신공학부 회로실험II 실험 13. CMOS-TTL interface 결과보고서2025.01.111. CMOS-TTL interface CMOS-TTL interface 실험을 수행하였습니다. 실험 과정 및 결과는 다음과 같습니다. 1번 실험에서는 10[V] 인가 시 5[V], 5[V] 인가 시 결과를 확인하였습니다. 2번 실험에서도 동일한 결과를 확인하였습니다. 3번과 4번 실험에 대한 과정 및 결과도 보고되어 있습니다. 1. CMOS-TTL interface The CMOS-TTL interface is an important topic in digital electronics and computer engineering....2025.01.11
-
인하대 VLSI 설계 2주차 CMOS Process flow diagram 등 이론 수업 과제2025.05.031. CMOS Process flow diagram CMOS Process flow diagram을 다시 그려보고 설명하였습니다. CMOS 공정 흐름도를 통해 실리콘 칩 제조 과정을 자세히 살펴보았습니다. 모래에서 실리콘을 추출하고 잉곳을 만들어 웨이퍼를 제작하는 과정부터 포토리소그래피, 이온 주입, 에칭, 게이트 형성, 금속 증착 등 복잡한 공정 단계를 거쳐 최종적으로 완성된 프로세서를 만드는 과정을 이해할 수 있었습니다. 2. Intel 온라인 마이크로프로세서 박물관 Intel 온라인 마이크로프로세서 박물관을 방문하여 실리콘 칩...2025.05.03
-
디지털 회로 실험 및 설계 - 기본 논리 게이트(Gate) 및 TTL, CMOS I.F 실험 22025.05.161. 디지털 회로 실험 및 설계 이 보고서는 디지털 회로 실험 및 설계 과정에서 수행한 기본 논리 게이트(Gate) 및 TTL, CMOS I/F 실험에 대한 내용을 다루고 있습니다. 실험에서는 전압 레벨 측정, OR + Inverter 진리표 작성, AND-OR-NOT 게이트를 이용한 XOR 설계, CMOS와 TTL 인터페이스 등을 다루었으며, 이론값과 실험 결과를 비교 분석하였습니다. 오차 분석에서는 전류 측정의 어려움, 점퍼선의 저항, 브래드 보드의 불확실성 등이 원인으로 지적되었습니다. 1. 디지털 회로 실험 및 설계 디지털 ...2025.05.16
-
Semiconductor Device and Design -52025.05.101. Characteristic of transistor 트랜지스터의 특성에 대해 설명합니다. 입력 특성은 출력 전압을 일정하게 유지하면서 입력 전압 변화에 따른 입력 전류의 변화를 나타냅니다. 출력 특성은 일정한 입력 전류에서 출력 전압에 따른 출력 전류의 변화를 나타냅니다. 전류 전달 특성은 출력 전압을 일정하게 유지하면서 입력 전류 변화에 따른 출력 전류의 변화를 나타냅니다. 2. Manufacture of diodes in semiconductor integrated circuits 반도체 집적 회로에서 다이오드 제조 공정에...2025.05.10
-
디지털집적회로설계 실습 3주차 보고서2025.05.161. NMOS 단과 GND n-diff, ndc, poly를 이용해 NMOS를 그리며, n-diff는 실리콘 웨이퍼에 n-type 도펀트를 도입하고, ndc는 n-diff와 poly를 연결하는 역할을 한다. poly는 gate 역할을 하며, pwc는 GND와 p-substate 사이의 연결 역할을 한다. metal은 wire 역할을 한다. NMOS 단은 Boolean Equation에 따라 직렬로 연결되어야 한다. 2. PMOS 단과 VDD n-well, p-diffusion, pdc와 poly를 이용해 PMOS를 그리며, meta...2025.05.16
-
전자회로실험 설계2 결과보고서2025.05.091. CMOS 특성 확인 실험 1에서는 NMOS 트랜지스터의 특성을 확인하였다. V_DS를 고정하고 V_GS에 따른 I_DS의 선형성을 살펴보았으며, 문턱 전압 V_TH를 측정하고 cut-off region, saturation region, triode region에서의 동작을 관찰하였다. 또한 실험 결과를 통해 μ_n C_ox W/L와 λ_n을 도출하였다. 2. NMOS 기반 증폭기 설계 실험 2에서는 NMOS 특성과 파라미터를 이용하여 전압 이득이 2 이상인 common source 증폭기 회로를 설계하였다. 입력 신호의 진폭...2025.05.09
-
Semiconductor Device and Design2025.05.101. CMOS process design rules CMOS 설계 규칙은 특정 공정을 사용하여 제조할 회로의 물리적 마스크 레이아웃이 준수해야 하는 일련의 기하학적 제약 조건 또는 규칙입니다. 주요 목적은 가능한 한 작은 실리콘 영역을 사용하면서도 전반적인 수율과 신뢰성을 달성하는 것입니다. 이러한 규칙에는 금속 및 폴리-Si 상호 연결과 같은 최소 허용 선폭, 최소 기능 치수, 두 개의 이러한 기능 사이의 최소 허용 간격 등이 포함됩니다. 이러한 설계 규칙은 CMOS 인버터의 NMOS와 PMOS 트랜지스터 사이의 간격을 결정합니다...2025.05.10
-
반도체 소자 및 설계 - 62025.05.101. FET(NMOS, PMOS) 공정 FET(NMOS, PMOS) 공정에 대해 설명합니다. FET(NMOS, PMOS)의 기호와 동작 원리, 특히 NMOS와 PMOS의 차단 모드, 선형 모드, 포화 모드에 대해 자세히 설명하고 있습니다. 2. 래치업 효과 CMOS 기술에서 내재된 바이폴라 접합 트랜지스터로 인해 발생할 수 있는 래치업 효과에 대해 설명합니다. 래치업 효과는 Vdd와 GND 라인을 단락시켜 칩을 파괴하거나 시스템 오류를 일으킬 수 있습니다. 3. 래치업 효과 해결 방법 래치업 효과를 해결하기 위한 방법으로 산화물 트...2025.05.10
1 / 6
