1. FET(NMOS, PMOS) 공정 FET(NMOS, PMOS) 공정에 대해 설명합니다. FET(NMOS, PMOS)의 기호와 동작 원리, 특히 NMOS와 PMOS의 차단 모드, 선형 모드, 포화 모드에 대해 자세히 설명하고 있습니다. 2. 래치업 효과 CMOS 기술에서 내재된 바이폴라 접합 트랜지스터로 인해 발생할 수 있는 래치업 효과에 대해 설명합니다. 래치업 효과는 Vdd와 GND 라인을 단락시켜 칩을 파괴하거나 시스템 오류를 일으킬 수 있습니다. 3. 래치업 효과 해결 방법 래치업 효과를 해결하기 위한 방법으로 산화물 트...

1. RS 래치 RS 래치는 교차교합(Cross-coupled)된 두 NOR 게이트로 만들어진 순차식 회로로, 기본 기억소자장치입니다. RS 래치의 진리표에 따르면 R과 S의 입력이 동시에 1에서 0으로 움직이게 되면 Q와 {bar{Q}}가 진동하는 것을 확인할 수 있습니다. 셋업 시간은 클록신호가 바뀌기 전까지 입력이 변화 없이 머물러 있어야 하는 시간이며, 홀드 시간은 클록신호가 바뀐 다음에도 잠시 그대로 머물러 있어야 하는 시간입니다. 2. 래치와 플립플롭의 차이 래치는 입력이 바뀌면 출력도 바뀌지만, 플립플롭은 오로지 클록신...