총 244개
-
디지털 논리실험 8주차 예비보고서2025.05.061. Gated D Latch Gated D Latch는 D와 EN을 입력 값으로 가지며, Q와 Q'를 출력 값으로 가진다. S-R Latch와 유사하지만 EN이라는 가드를 통해 S와 R의 값이 1,1이 되는 경우를 막는다는 점에서 차이가 있다. EN의 입력 값이 LOW일 때는 D 값과 상관없이 출력 값이 변하지 않으며, EN의 입력 값이 HIGH일 때는 D 값을 Q의 값으로 전달한다. 2. D Flip-flop D Flip-flop은 D Latch와 같이 D의 값을 Q의 값으로 전달해주지만, Latch와 달리 Flip-flop은 ...2025.05.06
-
SRAM 설계 프로젝트2025.01.051. SRAM 설계 SRAM(Static Random Access Memory)은 메모리 소자 중 하나로, 전력이 공급되는 동안 데이터를 유지할 수 있는 메모리입니다. 이 프레젠테이션에서는 SRAM 설계에 대한 내용을 다루고 있습니다. SRAM 셀, 프리차지 회로, 디코더, 센스 앰프, 라이트 드라이버 등 SRAM 설계의 주요 구성 요소들을 설명하고 있습니다. 또한 SRAM 셀의 특성과 동작 원리, 그리고 시뮬레이션 결과를 보여주고 있습니다. 1. SRAM 설계 SRAM(Static Random Access Memory)은 메모리 ...2025.01.05
-
기초회로디지털실험 신호등 설계 (좌회전 가능 4거리 신호 제어 회로) 빵판 구현2025.05.111. 교통신호등 제어 교통신호등 제어 회로를 설계하고 구현하는 내용입니다. 신호등의 점멸 시간을 실제와 다르게 가정하여 설계하였으며, 동서방향과 남북방향의 신호등 신호체계가 다르게 구현되어 있습니다. 회로는 타이밍 회로, 순서논리회로, 상태 디코더, 신호등 유니트 등으로 구성되어 있습니다. 1. 교통신호등 제어 교통신호등 제어는 도시 교통 관리에 있어 매우 중요한 역할을 합니다. 효율적인 신호등 제어를 통해 교통 흐름을 최적화하고 사고 위험을 줄일 수 있습니다. 최근 AI 기술의 발전으로 실시간 교통 상황 분석과 신호등 제어 최적화...2025.05.11
-
Semiconductor Device and Design - 9-102025.05.101. 1비트 가산기 및 감산기의 레이아웃 1비트 가산기 및 감산기의 레이아웃을 설명합니다. 캐리, 합, XOR 신호를 사용하여 1비트 가산기와 감산기의 회로를 구현합니다. 스위치를 0으로 설정하면 가산기, 1로 설정하면 감산기로 동작합니다. 2. 1비트 가산기 및 감산기의 기능 1비트 가산기와 1비트 감산기의 기능을 설명합니다. 1비트 가산기는 두 입력 비트와 캐리 비트를 더하여 합과 새로운 캐리 비트를 출력합니다. 1비트 감산기는 두 입력 비트와 캐리 비트를 빼서 차와 새로운 캐리 비트를 출력합니다. 3. 병렬 가산기 회로의 기능...2025.05.10
-
전기회로설계실습 예비보고서22025.05.151. 건전지의 내부저항 측정 건전지의 내부저항을 측정하기 위해 10Ω 저항과 Pushbutton을 사용하여 회로를 설계하였다. DMM을 병렬로 연결하여 Pushbutton을 누르면 건전지의 내부저항을 측정할 수 있다. 이론적으로는 0Ω에 가까운 매우 작은 값이 측정될 것으로 예상된다. 2. DC Power Supply의 출력 특성 DC Power Supply의 출력 전압과 전류를 조절하여 부하 저항에 인가하는 실험을 수행하였다. 출력 전압을 1V, 최대 출력 전류를 10mA로 조정하고 10Ω 저항을 연결하면 100mA의 전류가 흐르...2025.05.15
-
중앙대 Common Emitter Amplifier 설계 예비보고서2025.05.051. Gain Gain은 출력이 입력과 닮은꼴 일 때만 의미가 있다. 그러나 입력전압이 10 mVpp인 경우 출력파형이 왜곡(distortion) 되므로 gain의 의미가 없어진다. 2. 입력신호 크기 감소 입력신호의 크기를 줄이기 위하여 단자와 접지 사이에 50 Ω보다 작은 저항을 연결한 회로에 대하여 전압 이득이 95% 이상이 되도록 저항을 PSPICE로 구한다. 이 저항과 function generator 출력저항 50 Ω은 voltage divider가 되어 증폭기의 입력전압이 낮아지므로 overall voltage gain...2025.05.05
-
[전자공학실험2] 차동 증폭기2025.04.271. MOSFET을 이용한 차동증폭기 실험을 통해 MOSFET을 이용한 차동증폭기의 동작 원리와 회로 특성을 확인하였다. 차동증폭기의 입력 전압에 따른 출력 전압 특성, 저항 값 변화에 따른 differential gain, common mode gain, CMRR 등을 측정하여 분석하였다. 또한 current mirror를 사용한 경우와 저항을 사용한 경우의 차동증폭기 성능을 비교하였다. 실험 결과를 통해 차동증폭기의 특성과 설계 시 고려해야 할 사항들을 이해할 수 있었다. 1. MOSFET을 이용한 차동증폭기 MOSFET을 이용...2025.04.27
-
아주대학교 A+전자회로실험 실험2 결과보고서2025.05.091. 전류-전압 변환 회로 실험 2에서는 부궤환 회로에서의 전류-전압 변환 회로를 구성하고, 741C에 DC 전압을 가한 후 가변 저항 값을 변화시키면서 입력 전류에 대한 출력 전압을 측정하였다. 실험 결과 실제 측정값과 이론, 시뮬레이션 값의 오차가 약 11% 정도 발생했지만, V_out = -I_in * R 관계식을 만족하는 값이 나왔다. 이를 통해 전압-전류, 전류-전압, 전압증폭, 전류증폭 등 다양한 반전 증폭기의 특성을 확인할 수 있었다. 2. 오차 분석 실험 과정에서 발생한 오차의 원인으로는 소자 자체의 오차 및 비이상성...2025.05.09
-
전기회로설계실습 결과보고서32025.05.151. 분압기 설계 이번 실험에서는 부하를 고려하지 않은 분압기의 설계와 제작, 부하를 고려한 분압기의 설계와 제작을 순서대로 진행하였다. 실험을 통해 분압기의 원리를 이해할 수 있었으며, 분압기 전류가 전원이 공급하는 총 전류의 10% 이하가 되도록 회로를 설계하는 것이 중요하다는 것을 알 수 있었다. 또한 IC 칩이 동작하지 않을 때 9V 이상의 전압이 걸리지 않도록 회로를 설계해야 한다는 것도 확인하였다. 2. 분압기 회로 설계 실험을 통해 분압기 회로를 설계하고 제작하는 과정을 경험할 수 있었다. 처음에는 부하를 고려하지 않은...2025.05.15
-
서강대학교 디지털논리회로실험 4주차 - Multiplexers, Three-state devices and Exclusive-OR2025.01.201. Multiplexer Multiplexer는 여러 입력신호 중 하나를 선택해 단일 출력신호로 내보내는 회로로서 간단하게 MUX라고 하기도 한다. 그리고 보통 2^n개의 입력을 가지고 있어 n-to-1 mux라고도 한다. 이러한 Multiplexer를 이용하면 선택적으로 필요한 여러 입력신호들 중 하나를 단 하나의 bus를 이용해 옮길 수 있게 된다. 그리고 하나의 bus를 통해 받은 신호는 Demultiplexer를 통해 원하는 곳에 신호를 전달할 수 있다. 2. Three-state devices Three-state dev...2025.01.20
1 / 25
