총 6개
-
아날로그 및 디지털 회로 설계실습 결과보고서62025.01.182025.01.18
-
중앙대학교 아날로그및디지털회로설계실습 6차 예비보고서2025.01.041. 위상 제어 루프(PLL) 위상 제어 루프는 전압 제어 발진기의 출력 위상을 입력 신호의 위상과 비교하여 두 신호의 위상차이를 가지고 전압 제어 발진기를 제어하는 피드백 시스템입니다. PLL의 3개 기본 요소는 위상 검출기, 루프 필터, 가변 발진기(전압 제어 발진기)입니다. 위상 검출기는 Reference voltage와 VCO의 출력 전압을 비교하여 위상 차이에 해당하는 파형을 출력하며, 실험에서는 XOR 게이트를 사용하여 구현하였습니다. 루프 필터는 RC를 이용한 1차 LPF로, 위상 검출기 출력의 평균값을 DC 전압으로 ...2025.01.04
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 6. 위상 제어 루프(PLL)2025.04.291. 위상 제어 루프(PLL) 위상 제어 루프는 위상 검출기(Phase Detector), 루프 필터(Loop Filter), 전압 제어 발진기(Voltage Controlled Oscillator)로 이루어져 있습니다. 전압 제어 발전기의 출력 위상을 입력 신호의 위상과 비교하여 두 입력의 위상 차이를 가지고 전압 제어 발진기를 제어하는 피드백 시스템입니다. 위상 제어 루프는 위상을 조절할 수 있다는 특징이 있으므로 주로 통신 분야에서 사용됩니다. 2. 위상 검출기 위상 검출기(Phase Detector)는 발진기의 입력과 출력 ...2025.04.29
-
중앙대학교 아날로그및디지털회로설계실습 위상 제어 루프(PLL) 결과 보고서2025.05.101. 위상 제어 루프(PLL) 이번 실험은 통신 분야에서 채널 설정에 많이 사용하는 PLL을 설계 및 구성하였다. 위상제어루프를 구성할 때 XOR 게이트를 사용했고 5V의 구형파를 인가하였다. VCO의 캐패시터를 10nF, 100nF, 1uF로 바꿔가며 동작주파수 범위가 어떻게 바뀌는지 확인하였다. 첫 번째 실험, 10nF일 때는 약 14~16kHz까지 입출력의 주파수가 같았다. 두 번째 실험, 100nF은 약 5~10kHz까지 입출력의 주파수가 고정되었다. 세 번째 실험, 1uF은 약 1.3k~2.1kHz 까지의 주파수가 고정되었...2025.05.10
-
위상 제어 루프(PLL) 설계 및 특성 분석2025.01.041. 위상 제어 루프(PLL) 위상 제어 루프는 입력 신호와 출력 신호의 위상 차이를 검출하여 이를 보정하는 피드백 회로입니다. 이 실험에서는 위상 검출기, 루프 필터, 가변 발진기로 구성된 PLL 회로를 설계하고 동작 특성을 분석하였습니다. 입력 주파수 변화에 따른 출력 주파수 범위를 측정하였고, VCO 커패시터 값 변화에 따른 동작 주파수 대역 변화를 확인하였습니다. 이를 통해 PLL 회로의 원리와 설계 방법을 이해할 수 있었습니다. 1. 위상 제어 루프(PLL) 위상 제어 루프(PLL)는 전자 회로 분야에서 매우 중요한 기술입...2025.01.04
-
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 위상 제어 루프(PLL)2025.05.101. 위상 제어 루프(PLL) 위상 제어루프(PLL)는 전압제어 발진기의 출력 위상을 입력 신호의 위상과 비교하여 입출력의 위상 차이를 이용하여 전압제어 발진기를 제어하는 피드백 시스템이라고 할 수 있습니다. PLL의 경우 위상 검출기, 루프 필터, 가변 발진기 이 3가지로 구성되어 있으며, 통신 분야에서 폭 넓게 사용됩니다. 2. 위상 검출기 XOR를 이용한 위상 검출기의 경우 V1과 V2의 위상 차이가 변화에 따른 Vout전압의 평균값 특성은 이론부와 같이 주기적인 파형의 주기를 갖습니다. XOR를 이용한 위상 검출기는 대부분 ...2025.05.10