아날로그 및 디지털 회로 설계실습 결과보고서6

본 내용은 " 아날로그 및 디지털 회로 설계실습 결과보고서6 " 의 원문 자료에서 일부 인용된 것입니다. 2024.07.15

문서 내 토픽

• 1. 위상제어루프(PLL)

  이번 설계실습에서는 위상제어루프(PLL)의 설계 및 동작 특성을 확인하였습니다. 기준 신호와 VCO 출력 신호의 위상차를 검출하고, 이를 바탕으로 VCO의 주파수를 제어하는 PLL 회로를 구성하였습니다. 실험 결과, VCO의 커패시터 값에 따라 동작 주파수 범위가 달라지는 것을 확인하였습니다. 10nF 커패시터 기준 1kHz~10kHz 범위, 100nF 커패시터 기준 800Hz~5kHz 범위, 1uF 커패시터 기준 400Hz~3kHz 범위로 측정되었습니다. 실험 과정에서 측정 불안정 문제가 있었지만, 논의를 통해 해결하였고 PLL의 기본적인 특성을 확인할 수 있었습니다.

Easy AI와 토픽 톺아보기