Tunnel-FET Based SRAM Bit Cell Design

본 내용은 " 캡스톤 - 2020_capstone_final_초고주파응용회로team11_TFET based SRAM bitcell design_Leejaehyuk " 의 원문 자료에서 일부 인용된 것입니다. 2023.06.24

문서 내 토픽

• 1. TFET 디바이스 및 특성

  TFET는 밴드-대-밴드 터널링 메커니즘을 사용하여 MOSFET의 60mV/decade 한계를 극복할 수 있는 초저전력 애플리케이션의 유망한 후보로 부상했다. TFET 디바이스의 단방향 전류 전도 특성과 낮은 온전류로 인해 SRAM 셀의 견고성이 저하되는 문제가 있다. 이 논문에서는 TFET 회로 스위칭/출력 특성/성능과 기본 물리학을 자세히 분석하고, SRAM의 평가 요소인 SNM을 조사하고 표현한다. 또한 TFET와 MOSFET을 함께 사용하는 하이브리드 GAA 6T SRAM을 제안한다.

• 2. SRAM 셀 동작 및 평가

  SRAM 셀의 안정성과 기록 가능성은 홀드 마진, 읽기 마진 및 쓰기 마진으로 정량화되며, 이는 셀의 정적 잡음 마진(SNM)에 의해 결정된다. 홀드 SNM(HSNM), 읽기 SNM(RSNM) 및 쓰기 SNM(WSNM)을 측정하여 SRAM 셀의 성능을 평가한다.

• 3. 하이브리드 GAA 기반 6T SRAM 셀 설계

  제안된 하이브리드 GAA 6T SRAM 셀은 MOSFET과 TFET의 장점을 결합한 구조이다. MOSFET 특성을 이용하여 양방향 전류 흐름을 가능하게 하고, TFET의 낮은 누설 전류 특성을 활용하여 SRAM의 읽기/쓰기 성능을 향상시킨다. PN 접합과 오믹 접촉을 통해 SRAM의 안정성과 성능을 개선한다.

• 4. 시뮬레이션 결과 및 분석

  HSPICE 시뮬레이션을 통해 제안된 하이브리드 GAA 6T SRAM의 RSNM, WSNM 및 6시그마 값을 분석한다. 공급 전압 0.6V에서 최적의 트랜지스터 크기 비율(β=1)을 찾아 6시그마 이상의 RSNM과 WSNM을 달성한다. 또한 다른 SRAM 구조와 비교하여 하이브리드 SRAM의 읽기 안정성과 쓰기 가능성이 향상됨을 확인한다.

Easy AI와 토픽 톺아보기

• 1. TFET 디바이스 및 특성

  TFET(Tunnel Field Effect Transistor)는 기존 MOSFET의 한계를 극복하기 위해 개발된 차세대 반도체 소자입니다. TFET은 터널링 현상을 이용하여 낮은 전압에서도 높은 온/오프 전류비를 달성할 수 있어, 저전력 응용 분야에 적합합니다. TFET의 주요 특성으로는 가파른 서브 스레숄드 스윙, 낮은 문턱 전압, 낮은 누설 전류 등이 있습니다. 이러한 특성을 통해 TFET은 MOSFET 대비 우수한 에너지 효율을 보일 수 있습니다. 하지만 TFET 제작 및 공정 기술의 복잡성, 낮은 온 전류 등의 과제가 여전히 존재하므로, 이에 대한 지속적인 연구 개발이 필요할 것으로 보입니다.

• 2. SRAM 셀 동작 및 평가

  SRAM(Static Random Access Memory)은 메모리 소자 중 하나로, 빠른 읽기/쓰기 속도와 비휘발성 특성으로 인해 CPU 캐시 메모리 등 다양한 분야에 활용되고 있습니다. SRAM 셀의 동작은 크게 읽기, 쓰기, 홀드 모드로 구분됩니다. 읽기 동작 시 비트라인의 전압 변화를 감지하여 데이터를 읽어내며, 쓰기 동작 시 비트라인에 새로운 데이터를 인가하여 저장합니다. 홀드 모드에서는 저장된 데이터를 유지합니다. SRAM 셀 성능 평가 시에는 정적 잡음 여유, 쓰기 마진, 읽기 마진 등의 지표를 확인하여 안정성을 검증합니다. 이러한 SRAM 셀 동작 및 평가 기술은 고성능, 저전력 메모리 설계에 핵심적인 역할을 합니다.

• 3. 하이브리드 GAA 기반 6T SRAM 셀 설계

  하이브리드 GAA(Gate-All-Around) 구조는 기존 FinFET 대비 향상된 전기적 특성과 스케일링 능력을 가지고 있어, 차세대 SRAM 셀 설계에 적합한 구조로 주목받고 있습니다. 6T SRAM 셀은 가장 기본적인 SRAM 셀 구조로, 6개의 트랜지스터로 구성되어 있습니다. 하이브리드 GAA 기반 6T SRAM 셀 설계 시에는 셀 안정성, 읽기/쓰기 특성, 전력 소모 등을 종합적으로 고려해야 합니다. 예를 들어 채널 길이, 게이트 길이, 소스/드레인 영역 등의 최적화를 통해 SRAM 셀의 성능을 향상시킬 수 있습니다. 이러한 하이브리드 GAA 기반 SRAM 셀 설계 기술은 향후 고집적, 저전력 메모리 구현에 기여할 것으로 기대됩니다.

• 4. 시뮬레이션 결과 및 분석

  TFET 디바이스, SRAM 셀, 하이브리드 GAA 기반 SRAM 셀 등의 설계 및 특성 분석을 위해서는 정밀한 시뮬레이션이 필수적입니다. 시뮬레이션을 통해 각 소자의 전기적 특성, 동작 원리, 성능 지표 등을 면밀히 분석할 수 있습니다. 예를 들어 TFET의 경우 터널링 현상에 의한 전류-전압 특성, 서브 스레숄드 스윙, 온/오프 전류비 등을 시뮬레이션으로 확인할 수 있습니다. 또한 SRAM 셀의 경우 읽기/쓰기 마진, 정적 잡음 여유, 전력 소모 등을 평가할 수 있습니다. 이러한 시뮬레이션 결과 분석을 통해 각 소자의 장단점을 파악하고, 성능 향상을 위한 최적화 방안을 도출할 수 있습니다. 따라서 정밀한 시뮬레이션 및 분석 기술은 차세대 반도체 소자 개발에 필수적인 요소라고 할 수 있습니다.