
디지털 논리회로 실험 및 설계 4주차 예비보고서
본 내용은
"
디지털 논리회로 실험 및 설계 4주차 예비보고서
"
의 원문 자료에서 일부 인용된 것입니다.
2023.02.03
문서 내 토픽
-
1. 멀티플렉서와 부호기(encoder)의 차이부호기는 4개의 입력값 중에 1이 단 1개만 있어야하는 반면에 멀티플렉서는 1의 입력 개수의 제한이 없다. 부호기는 출력값이 입력값()에 대한 그 비트값()이지만, 멀티플렉서는 그 비트값()의 입력값()이 출력값()이다.
-
2. 4-to-1 Multiplexer 74153, 2-to-1 Multiplexer 74157, 1-of-4 Decocder 74139, 3-INPUT AND 게이트 7411의 datasheet4-to-1 Multiplexer 74153은 16번pin에는 VCC를, 8번pin에는 GND를 연결한다. 2번, 14번에는 각각 A, B를 연결하고 1번, 15번에는 C, D를 연결한다. 3,4,5,6번에는 입력값 I0,I1,I2,I3를, 7번에는 결과값 Y를 연결한다. 위에 13,12,11,10번에는 입력값 I4,I5,I6,I7를, 9번에는 결과값 Y를 연결한다. 이 때 E는 Active-LOW이다. 2-to-1 Multiplexer 74157은 16번pin에는 VCC를, 8번pin에는 GND를 연결한다. 1번에 A를 연결하고 15번에는 B를 연결한다. 2,3번에 입력값 I0,I1를, 4번에 결과값 Y0를, 5,6번에 입력값 I2,I3를, 7번에 결과값 Y1를, 11,10번에 입력값 I4,I5를, 9번에 결과값 Y2를, 14,13번에 입력값 I6,I7를, 12번에 결과값 Y3를 연결한다. 이 때 S는 Active-LOW이다. 1-of-4 Decoder 74139는 16번pin에는 VCC를, 8번pin에는 GND를 연결한다. 1번,15번에는 data input로 사용 될 A, B를 각각 연결하고, 이 때 B는 Active-Low이다. 2번 3번에는 결과값의 번호를 결정하기 위한 S0, S1를, 14번,13번에는E를 연결한다. 4,5,6,7번엔 Active-LOW인 output Q0, Q1, Q2, Q3를 연결하고12,11,10,9번엔 Active-LOW인 output Q0', Q1', Q2', Q3'를 연결한다. 3-INPUT AND 게이트 7411는 14번에 VCC를 7번에 GND를 연결하고, 1,2,13번에서 input을 받아 12번에 output하고, 3,4,5번에서 input을 받아 6번에서 output을 하고, 11,10,9번에서 input을 받아 8번에서 output을 한다.
-
3. 4-to-1 Multiplexer 74153의 ENEN은 Enable Input으로 ActiveLOW이다. EN이 LOW일 땐 독립적으로 결과값들이 작용하지만, EN이 HIGH일 땐 출력값은 무조건 LOW가 나오게 된다.
-
4. 1-of-4 Decoder 74139의 Decoder와 Demultiplexer 기능1-of-4 Decoder 74139는 Address Input A, B를 통해 결과값의 번호를 결정하여 4개의 output중 선택하여 출력을 함에 있어서 Demultiplexer의 기능을 할 수 있음을 확인 할 수 있고, A, B를 각 bit라고 했을 때 A, B를 2진수 값으로 변환한 값의 번호의 출력값을 내놓기 때문에 Decoder와 같은 기능을 할 수 있음을 확인 할 수 있다.
-
5. 응용 실험 (1)의 8-to-1 멀티플렉서 동작 원리A, B, C를 각 bit라고 생각했을 때, C가 0이면 3bit의 수가 3이하 이므로 위쪽 4:1Mux에서 I0,I1,I2,I3 중에서 A, B에 의해 입력값의 번호가 결정 된 I가 2:1Mux에서 Y0로 선택되어 Y가 될 것이고, C가 1이면 3bit의 수가 4이상 7이하이므로 아래쪽 4:1Mux에서 I4,I5,I6,I7 중에서 A, B에 의해 입력값의 번호가 결정 된 I가 2:1Mux에서 Y1로 선택되어 Y가 될 것이다. 그러므로 A, B, C를 통해 8개의 입력값 중 1개의 값을 선택하는 8-to-1 멀티플렉서를 구현 할 수 있다.
-
6. 응용 실험 (2)의 4-to-1 멀티플렉서 동작 원리S1S0D3D2D1D0Y에 대해서만 보면 week3에서의 decoder실험에서와 유사하며 S1S0의 값에 따라 그 값에 대한 번호의 D의 값을 1로 만들어주고 나머진 0을 만들어 주기 때문에 S1S0의 값에 따라 그 값에 대한 번호의 입력값을 결정해주는 4-to-1 Multiplexer와 같은 기능을 할 수 있음을 확인 하였고 그 결과가 기본 실험 (1)과 일치 할 것이다.
-
7. 기본실험 (1)의 결과E는 ActiveLOW이기 때문에 1을 입력해주는 경우에는0으로 출력되어 EN이 0이므로 모든 값 상관없이 Y는 0이 나올 것이다. E가 0인 겨우에는 S1, S0에 대해서 입력값의 번호가 결정되기에 S1S0가 00일 경우엔 I0의 값을, S1S0가 01일 경우엔 I1의 값을, S1S0가 10일 경우엔 I2의 값을, S1S0가 11일 경우엔 I3의 값을 Y로 가질 것이다.
-
8. 기본실험 (2)의 결과1-of-4 Decoder 74139에서 EN과 OUTPUT들은 Active-LOW이다. I= 0일 때, 74139는 EN이 1이 입력되어야 회로가 정상작동하기에 S에 따른 번호의 출력값에서 입력값 I가 출력 될 것이다. S1S0가 00일 경우엔 Q0에, S1S0가 01일 경우엔 Q1에, S1S0가 10일 경우엔 Q2에, S1S0가 11일 경우엔 Q3에 값 0이 나올 것이다. I가 1일 경우엔 EN이 0이므로 회로가 작동하지않아 모든 결과값이 1이 나올 것이다.
-
9. 응용실험 (1)의 결과A, B, C를 각 bit라고 생각했을 때, C가 0이면 3bit의 수가 3이하 이므로 위쪽 4:!Mux에서 I0,I1,I2,I3 중에서 A, B에 의해 입력값의 번호가 결정 된 I가 2:1Mux에서 Y0로 선택되어 Y가 될 것이고, C가 1이면 3bit의 수가 4이상 7이하이므로 아래쪽 4:1Mux에서 I4,I5,I6,I7 중에서 A, B에 의해 입력값의 번호가 결정 된 I가 2:1Mux에서 Y1로 선택되어 Y가 될 것이다. A, B, C로 0~7까지의 수를 정해주면 그에 맞는 번호에 맞춰 8개의 입력값 중에 하나가 Y로 입력 될 것이다.
-
10. 응용실험 (2)의 결과S1S0D3D2D1D0Y에 대해서만 보면 week3에서의 decoder실험에서와 유사하며 S1S0의 값에 따라 그 값에 대한 번호의 D의 값을 1로 만들어주고 나머진 0을 만들어 주기 때문에 S1S0의 값에 따라 그 값에 대한 번호의 입력값을 결정해주는 4-to-1 Multiplexer와 같은 기능을 할 수 있음을 확인 하였고 그 결과가 기본 실험 (1)과 일치 할 것이다.
-
1. 멀티플렉서와 부호기(encoder)의 차이멀티플렉서와 부호기(encoder)는 모두 디지털 회로에서 중요한 역할을 하지만, 그 기능과 동작 원리에는 차이가 있습니다. 멀티플렉서는 여러 개의 입력 신호 중 하나를 선택하여 출력으로 전달하는 회로입니다. 반면, 부호기(encoder)는 여러 개의 입력 신호 중 하나를 선택하여 이를 이진 코드로 변환하는 회로입니다. 멀티플렉서는 주로 데이터 선택에 사용되고, 부호기는 주로 데이터 변환에 사용됩니다. 이러한 차이로 인해 두 회로는 다양한 응용 분야에서 활용될 수 있습니다.
-
2. 4-to-1 Multiplexer 74153, 2-to-1 Multiplexer 74157, 1-of-4 Decocder 74139, 3-INPUT AND 게이트 7411의 datasheet제시된 IC들의 datasheet를 살펴보면, 각 IC의 기능과 특성, 핀 배치, 동작 원리 등을 자세히 확인할 수 있습니다. 4-to-1 Multiplexer 74153은 4개의 입력 중 하나를 선택하여 출력으로 전달하는 회로이며, 2-to-1 Multiplexer 74157은 2개의 입력 중 하나를 선택하여 출력으로 전달하는 회로입니다. 1-of-4 Decoder 74139는 2개의 입력 신호를 받아 4개의 출력 중 하나를 활성화하는 회로이며, 3-INPUT AND 게이트 7411은 3개의 입력 신호가 모두 '1'일 때만 '1'을 출력하는 논리 게이트입니다. 이러한 datasheet 정보를 바탕으로 각 IC의 특성과 활용 방안을 이해할 수 있습니다.
-
3. 4-to-1 Multiplexer 74153의 EN4-to-1 Multiplexer 74153의 EN(Enable) 핀은 회로의 동작을 제어하는 중요한 역할을 합니다. EN 핀이 '0'일 때는 회로가 비활성화되어 출력이 고impedance 상태가 되며, EN 핀이 '1'일 때는 회로가 활성화되어 선택된 입력 신호가 출력으로 전달됩니다. 따라서 EN 핀을 통해 회로의 동작을 제어할 수 있으며, 이를 활용하여 다양한 응용 회로를 구현할 수 있습니다. 예를 들어, EN 핀을 이용하여 멀티플렉서의 출력을 선택적으로 활성화하거나 비활성화할 수 있습니다.
-
4. 1-of-4 Decoder 74139의 Decoder와 Demultiplexer 기능1-of-4 Decoder 74139는 2개의 입력 신호를 받아 4개의 출력 중 하나를 활성화하는 디코더 기능을 수행합니다. 이 때, 입력 신호에 따라 특정 출력이 선택되어 '0'으로 활성화됩니다. 한편, 1-of-4 Decoder 74139는 Demultiplexer 기능도 수행할 수 있습니다. Demultiplexer는 하나의 입력 신호를 여러 개의 출력 중 하나로 선택적으로 전달하는 회로입니다. 따라서 1-of-4 Decoder 74139를 Demultiplexer로 활용하면, 하나의 입력 신호를 4개의 출력 중 하나로 선택적으로 전달할 수 있습니다. 이러한 Decoder와 Demultiplexer 기능은 다양한 디지털 회로 설계에 활용될 수 있습니다.
-
5. 응용 실험 (1)의 8-to-1 멀티플렉서 동작 원리응용 실험 (1)에서는 8-to-1 멀티플렉서 회로를 구현하고 있습니다. 8-to-1 멀티플렉서는 8개의 입력 신호 중 하나를 선택하여 출력으로 전달하는 회로입니다. 이를 위해 3개의 선택 신호(S0, S1, S2)를 사용하여 8개의 입력 중 하나를 선택할 수 있습니다. 선택 신호의 조합에 따라 특정 입력 신호가 출력으로 전달되며, 이를 통해 다양한 데이터 선택 기능을 구현할 수 있습니다. 이러한 8-to-1 멀티플렉서 회로는 디지털 시스템 설계에서 널리 활용되는 핵심 회로 중 하나입니다.
-
6. 응용 실험 (2)의 4-to-1 멀티플렉서 동작 원리응용 실험 (2)에서는 4-to-1 멀티플렉서 회로를 구현하고 있습니다. 4-to-1 멀티플렉서는 4개의 입력 신호 중 하나를 선택하여 출력으로 전달하는 회로입니다. 이를 위해 2개의 선택 신호(S0, S1)를 사용하여 4개의 입력 중 하나를 선택할 수 있습니다. 선택 신호의 조합에 따라 특정 입력 신호가 출력으로 전달되며, 이를 통해 데이터 선택 기능을 구현할 수 있습니다. 4-to-1 멀티플렉서는 8-to-1 멀티플렉서와 유사한 동작 원리를 가지지만, 입력 신호의 수와 선택 신호의 수가 다릅니다. 이러한 멀티플렉서 회로는 다양한 디지털 시스템에서 중요한 역할을 합니다.
-
7. 기본실험 (1)의 결과기본실험 (1)에서는 논리 게이트 회로를 구현하고 그 동작을 확인하는 실험을 수행했을 것으로 보입니다. 이를 통해 AND, OR, NOT 등의 기본 논리 게이트 회로의 동작 원리와 특성을 이해할 수 있었을 것입니다. 또한 이러한 기본 논리 게이트를 조합하여 복잡한 디지털 회로를 설계하는 방법을 학습할 수 있었을 것으로 생각됩니다. 기본실험 (1)의 결과는 디지털 회로 설계의 기초를 다지는 데 도움이 되었을 것입니다.
-
8. 기본실험 (2)의 결과기본실험 (2)에서는 디코더와 멀티플렉서 회로를 구현하고 그 동작을 확인하는 실험을 수행했을 것으로 보입니다. 디코더와 멀티플렉서는 디지털 회로에서 매우 중요한 역할을 하는 회로 블록입니다. 이번 실험을 통해 디코더와 멀티플렉서의 동작 원리, 입출력 특성, 활용 방안 등을 깊이 있게 이해할 수 있었을 것입니다. 또한 이러한 회로 블록을 활용하여 더 복잡한 디지털 시스템을 설계하는 방법을 학습할 수 있었을 것으로 생각됩니다. 기본실험 (2)의 결과는 디지털 회로 설계 능력을 향상시키는 데 도움이 되었을 것입니다.
-
9. 응용실험 (1)의 결과응용실험 (1)에서는 8-to-1 멀티플렉서 회로를 구현하고 그 동작을 확인하는 실험을 수행했을 것으로 보입니다. 8-to-1 멀티플렉서는 8개의 입력 신호 중 하나를 선택하여 출력으로 전달하는 회로로, 다양한 디지털 시스템에서 활용될 수 있습니다. 이번 실험을 통해 8-to-1 멀티플렉서의 동작 원리와 특성을 깊이 있게 이해할 수 있었을 것입니다. 또한 멀티플렉서를 활용하여 복잡한 디지털 회로를 설계하는 방법을 학습할 수 있었을 것으로 생각됩니다. 응용실험 (1)의 결과는 디지털 회로 설계 능력을 한 단계 높이는 데 도움이 되었을 것입니다.
-
10. 응용실험 (2)의 결과응용실험 (2)에서는 4-to-1 멀티플렉서 회로를 구현하고 그 동작을 확인하는 실험을 수행했을 것으로 보입니다. 4-to-1 멀티플렉서는 4개의 입력 신호 중 하나를 선택하여 출력으로 전달하는 회로로, 다양한 디지털 시스템에서 활용될 수 있습니다. 이번 실험을 통해 4-to-1 멀티플렉서의 동작 원리와 특성을 깊이 있게 이해할 수 있었을 것입니다. 또한 멀티플렉서를 활용하여 복잡한 디지털 회로를 설계하는 방법을 학습할 수 있었을 것으로 생각됩니다. 응용실험 (2)의 결과는 디지털 회로 설계 능력을 한 단계 높이는 데 도움이 되었을 것입니다.
-
서강대학교 고급전자회로실험 6주차 예비/결과레포트 (A+자료)1. 고급전자회로 실험 이 보고서는 고급전자회로 실험의 6주차 예비 및 결과 보고서입니다. 실험 내용은 PC 및 Matlab을 이용한 음성신호 입력 및 출력입니다. 예비보고서에서는 실험 방법을 제안하고 강의 자료의 예비 실험을 수행하였습니다. 결과보고서에서는 실험 1 및 설계과제 수행 결과와 고찰 사항을 작성하였습니다. 2. Matlab 코딩 보고서에서는 ...2025.01.21 · 공학/기술
-
전기및디지털회로실험 실험6 결과보고서1. 논리조합회로 설계 실험을 통해 논리게이트의 조합으로 복잡한 논리적 함수관계를 구현하는 방법을 익히고, 불필요하게 복잡한 논리함수를 단순화시키는 카르노맵 활용법과 돈케어 조건 다루는 방법을 실습하였다. 또한 조합논리회로 설계의 예로 덧셈기(가산기)의 회로를 구현하여 반가산기와 전가산기의 기본동작을 이해하고 실제 회로설계에 적용하는 능력을 키웠다. 2. ...2025.01.12 · 공학/기술
-
홍익대_디지털논리회로실험_2주차 예비보고서_A+ 6페이지
디지털 논리실험 및 설계 2주차 예비보고서실험 준비1.1 NAND 7400 게이트, NOR 7402 게이트, XOR 7486 게이트의 datasheet를 확인하시오.7402 NOR 게이트는 지금까지의 게이트와는 다르게 1번 pin이 output이기 때문에 유의할 필요가 있다.1.2 기본 실험 (4)의 회로를 구현하시오.1.3 응용 실험 (1), (2), (3)의 회로를 구현하시오.응용 실험(1)응용 실험(2)응용 실험(3)1.4 응용 실험 (3)의 결과를 예상하고 이유를 서술하시오.= (A+B)(A+C) [∵드모르간 법칙]= AA ...2024.05.15· 6페이지 -
홍익대_디지털논리회로실험_1주차 예비보고서_A+(분반 보고서점수 1등) 5페이지
디지털 논리실험 및 설계 1주차 예비보고서실험 준비1.1 AND 게이트7408의 datasheet를 읽는 법을 간단하게 서술하고 기본 실험 (1)의 회로를 어떻게 결선하여야 하는지 pin 번호를 이용하여 설명하시오.왼쪽 홈 있는 부분이 머리이다. 머리 하단부부터 1번으로 시작해 반시계 방향으로 pin 번호가 하나씩 증가해 14번으로 끝난다. 3, 6, 8, 11번 pin이 output이고 1, 2, 4, 5, 9, 10, 12, 13번 pin은 input이다. 예를 들어 1번, 2번에 input 값을 넣으면 3번으로 output이 ...2024.05.15· 5페이지 -
홍익대 디지털논리실험및설계 5주차 예비보고서 A+ 5페이지
디지털 논리실험 및 설계 5주차 예비보고서1. 실험 준비1.1 기본 실험 (2)의 전가산기 [그림 2]는 반가산기 [그림 1] 두 개와 하나의 OR 게이트로 이루어져 있다. [그림 2]의 회로가 전가산기로 동작하는 원리를 설명하시오.가산기는 이진수의 덧셈 연산을 수행하는 논리회로이다. 이진수를 덧셈을 수행할 때, 1과 1을 더하면 이진수로 10이 출력되어 한가지 비트를 더 필요로 하게 된다. 이것은 올림으로, 결국 덧셈 연산을 하기 위해 세 가지 비트를 입력받아야 하는 것이다. 하지만 반가산기는 두 가지의 입력밖에 받지 못하므로 두...2023.09.18· 5페이지 -
홍익대_디지털논리회로실험_9주차 예비보고서_A+ 6페이지
디지털 논리실험 및 설계 9주차 예비보고서실험 준비1.1 8-bit Serial-in Parallel-out Shift Register 74164의 datasheet를 확인하고 의 역할에 대하여 설명하시오. 왜 입력이 A와 B로 나누어져 있는지 설명하시오.MR은 ACTIVE LOW로 작동하며 HIGH가 입력될 경우 74164 칩은 Shift register의 본래 기능을 수행한다. LOW가 입력될 경우 다른 입력에 무관하게 Q0~Q7에 0이 출력된다. 그러므로 MR은 CLR 역할이라고 볼 수 있다.Logic DiagramA와 B는 ...2024.05.15· 6페이지 -
홍익대_디지털논리회로실험_8주차 예비보고서_A+ 7페이지
디지털 논리실험 및 설계 8주차 예비보고서실험 준비1.1 Gated D Latch의 동작에 대해 설명하시오.Gated S-R Latch와 매우 유사하다. S와 R에 1이 동시에 입력되는 것을 막기 위해 R에 인버터를 이용해 를 입력하는 Gated S-R Latch가 Gated D Latch라고 할 수 있다.( D Latch는 S 대신 D 사용) 그 이후 작동원리는 S-R Latch와 같다. EN이 0일 때는 NAND 게이트가 무조건 1을 출력하므로 Q의 출력 값이 변하지 않는 NC상태이다. EN이 1이고 D에 1이 입력되면 D를 입...2024.05.15· 7페이지