"verilog code를 이용한 기초"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 동기 비동기 쉬프트 레지스터 idec 회로 개선 hdl 설계 보고서 verilog 엘리베이터 이준환

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog code를 이용한 기초" 검색결과 1-20 / 36건

논리회로설계실험 2주차 XNOR gate 설계

하여 구현한 gate가 잘 작동하는지 Test bench code를 이용하여 파형을 확인함으로써 검증할 수 있다.2) Theoretical Approach(이론)2.1 Truth ... 할 수 있다.3) Verilog Implementations(코드 실행)3.1) Dataflow Modeling첫번째로 Dataflow Modeling 방법을 이용해서 XNOR ... 1) Objective of the Experiment(실험 목적)이번 실험의 목적은 Truth table과 Boolean expression으로 나타내고 Verilog 코드

리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
FPGA Board를 이용한 FSM회로의 구현 (up-counter) 결과레포트

Verilog HDL과 FPGA를 이용해 카운터를 설계할 때는 count = count + 1; 과 같이 간단한 코드로 논리를 만들 수 있어서 간편했다. 또 배열 형태로 되어있는 레지스터 ... 결과simulation waveformFPGA board 사진3. 고찰이번 실험에서는 기초 Up-Counter를 verilog 언어로 구현하고 시뮬레이션 결과를 확인한 뒤, FPGA ... 때 작동하도록 했기 때문에 FPGA 보드를 이용해 reset 동작을 할 때에도 reset 입력을 먼저 HIGH로 놓은 후 clk를 작동시켜 출력을 초기화했다. 모듈 코드에서 if

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
판매자 표지

2022년 상반기 LG디스플레이 반도체/디스플레이 합격자소서

+, 융합캡스톤디자인 A0"프로젝트 내용 및 역할"1 mu0 프로세서, 메모리 설계- Verilog HDL을 이용한 가상 프로세서와 메모리 설계 개인 프로젝트. 코드 상으로 프로세서 ... . Arduino1로 입력을 받고 FPGA로 연산 후 Arduino2로 출력할 수 있도록 Verilog, C 코드 수정3 DE1-SoC FPGA 두더지 잡기"- Quartus ... Schematic을 이용해 두더지가 랜덤으로 나올 수 있는 디지털 회로 구현.4 Verilog를 이용한 8bit RCA- Pipeline RCA와 Non-Pipeline RCA를 각각 구현

Non-Ai HUMAN
| 자기소개서 | 3페이지 | 3,000원 | 등록일 2022.11.08

다운로드 장바구니
판매자 표지

에이디테크놀로지 반도체 설계 엔지니어 자기소개서

‘디지털 시스템 설계’ 수업에서 Verilog HDL을 이용해 ALU, 레지스터 파일, 컨트롤 유닛 등을 직접 설계하고 시뮬레이션한 경험은 RTL 설계의 흐름과 실제 구현 방식을 이해 ... 을 실무에 적극적으로 녹여내고, RTL 코드 작성뿐 아니라 타이밍 분석과 기능 검증 등 설계 전반에 걸친 기술적 역할을 충실히 수행하겠습니다. 또한 프로젝트 진행 중 발생하는 다양 ... 논리 회로, 컴퓨터 구조, 집적회로 설계 등의 과목을 통해 RTL 설계에 대한 기초 지식을 쌓았고, 이를 바탕으로 반도체 설계 분야의 전문성을 체계적으로 키워왔습니다. 특히

자기소개서 | 4페이지 | 3,000원 | 등록일 2025.03.22

다운로드 장바구니
기초전자회로실험 - FPGA Implementation of Shift Register (쉬프트레지스터) 예비레포트

됨에 따라서 점점 모호해지고 있다. 현재는 회사 고유의 포맷을 이용하기보다는 VHDL과 Verilog로 대표되는 표준 HDL을 널리 사용되고 있다.[2]2.verilig의 요소의미모듈 ... 므로, 레지스터를 선언할 때 비트 수를 고려하여 선언해야 한다. 특수 문자는 역슬래시(\)를 사용하여 출력할 수 있다.[5]4.verilog 기초연산자:연산자에는 각각의 논리 기능을 하 ... 을 넘어서 그보다 더 복잡한 기능이나 패턴을 가진 회로의 기능을 verilog로 구현하자.2) 만약에 FPGA보드를 사용한다면, verilog로 구현한 가상회로를 주입하여 FPGA

Non-Ai HUMAN
| 리포트 | 12페이지 | 2,000원 | 등록일 2021.02.27

다운로드 장바구니
판매자 표지

LIG nex1 합격 자기소개서

), OOOO(OOOO VR에 들어가는 반도체 칩 검증 프로젝트) 프로젝트를 진행한 경험이 있습니다. Verilog를 활용하여 RTL coding을 분석하고 시뮬레이션, 테스트 및 구현 ... Tool 활용 능력전자 회로 설계 및 검증에 사용되는 하드웨어 기술 언어인 Verilog 학습을 통해 회로설계 기초를 익혔습니다. Simulation Tool인 Xcelium ... 의 시스템과 제어전략을 제안하고, 풍력에너지를 이용한 D2G가 가능한 OO 스테이션의 동작 모드 및 운영 시나리오를 제시해보았습니다. 여러 대의 드론의 프로펠러를 이용하여 풍력발전을 하

Non-Ai HUMAN
| 자기소개서 | 5페이지 | 3,000원 | 등록일 2022.12.28

다운로드 장바구니
판매자 표지

현대모비스 SW직무 최종합격 자소서

신경 알고리즘으로 충돌감지 시스템을 설계하기로 했습니다. 하지만 verilog 코드를 작성하는 데서 어려움을 느꼈습니다.충돌 영상을 사진으로 나눈 뒤 픽셀값을 입력 신호로 주 ... verilog 사용법의 기초를 복습했습니다. 차분하게 순차 회로와 조합 회로의 차이를 복습하던 도중에 3X3을 1X3으로 바꾼 뒤 순차 회로에 저장해서 3개의 값을 더해 3X3 ... 에 적용할 수 있었습니다.[라인 스캐너를 이용한 온도 모니터링]설비 내 특정 위치의 온도를 실시간으로 모니터링 하는 기능을 개발하였습니다. 장착된 라인 스캐너와 설비는 Ethernet

자기소개서 | 3페이지 | 4,000원 | 등록일 2023.06.11 | 수정일 2023.06.13

다운로드 장바구니
2023상반기 LG전자 합격 자소서

는 회로 검증 시 나타나는 각종 이슈를 찾아 해결하는 엔지니어 업무에 꼭 필요하다고 생각합니다.3) 디지털 회로실험 A0설계도에 따라 Verilog를 이용해 4비트 계산기를 설계 ... ) 아날로그 회로실험 A+브레드보드에 R, L, C 소자 및 MOSFET, BJT를 이용해 필터회로와 증폭기를 설계 하고 오실로스코프로 회로 동작을 테스트했습니다. 각 소자의 동작원리 ... 와 전압 분배에 대한 이해를 높였습니다. 이는 소자에 대한 이해를 바탕으로 가전제품의 소모전력을 고려해 설계하는 업무와 관련된다고 생각합니다.2) 디지털 시스템 설계 A+VHDL을 이용

자기소개서 | 4페이지 | 3,000원 | 등록일 2023.07.12

다운로드 장바구니
2023상반기 현대자동차 R&D 합격 자소서

했습니다. Quatus 툴을 이용해 시그마틱 회로를 그리고 Verilog로 테스트 벤치를 작성해 회로의 동작을 검증했습니다. 컴파일 에러 발생 시, 시뮬레이션 결과를 바탕으로 원인을 파악 ... 을 통해 학습하고, 50개 이상의 예시 코드를 작성해 알고리즘을 익혔습니다.1차적으로 제작한 앱이 아두이노에서 전송하는 값을 받지 못하는 문제가 발생하였습니다. 아두이노 설계 담당 팀 ... 을 위한 도전 : 비건 소비자 분석 프로젝트 참여, 우수 참가자상 수상>C사 리모트 인턴십에 참가해 2개월간 Python을 이용한 전처리와 시각화 업무를 수행했습니다.첫 시도한 K

자기소개서 | 3페이지 | 3,000원 | 등록일 2023.07.12

다운로드 장바구니
기초전자회로실험 - Sequential logic design using Verilog(순서논리) 예비레포트

한 reconfigurable system이 시작됨에 따라서 점점 모호해지고 있다. 현재는 회사 고유의 포맷을 이용하기보다는 VHDL과 Verilog로 대표되는 표준 HDL을 널리 사용되고 있 ... 과 동작을 하는 하나의 객체를 선언하여 이용하는 것을 '하위 모듈을 인스턴스한다'라고 표현한다.게이트 프리미티브 : 말 그대로 게이트의 원시(primitive), 기초 단위를 의미 ... 8주차 예비레포트학번 :이름 :분반 :1. 실험 제목 : Sequential logic design using Verilog2. 실험 목적 :1) 래치나 플립플롭의 단순한 기능

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2021.02.27

다운로드 장바구니
판매자 표지

현대자동차 차량SW 제어 최종합격자소서 및 질문리스트

등에 관하여 공부하였습니다. 후수과목에서 Verilog C 언어와 Spice 프로그램 활용에 도움이 됐습니다.(3) 운영체제 3학점 4.5 / 4.5Linux에서 시스템콜을 이용 ... 기능을 수행하는 프로젝트를 진행하였습니다.(4) 기초컴퓨터프로그래밍 3학점 4.5 / 4.5JAVA 언어에서 기본문법을 이해하고 데이터 유형, 애플릿과 AWT를 이용한 GUI ... 해당 공고 및 세부 수행직무를 희망하는 이유와 본인이 적합하다고 판단할 수 있는 이유 및 근거를 제시해 주십시오.(1000자)1학년때 참여한 캡스톤디자인 공모전에서 BLE를 이용

자기소개서 | 4페이지 | 4,900원 | 등록일 2023.06.01

다운로드 장바구니
판매자 표지

SK하이닉스 양산기술 합격 자기소개서

과 microprocessor의 기초를 공부하며 7개의 논리연산이 가능한 ALU 코드를 완성하였습니다. 그 다음은 Register와 Memory를 구현하는 것이었습니다. instruction ... 씩 주시면서, 32bit로 구동하는 CPU의 코딩 프로젝트를 진행할 것이며 완수하지 못한다면 좋은 성적은 기대할 수 없을 것이라 단언하였습니다. 하지만 기초조차 없던 저는 교수님 ... 께 다른 강의를 수강하는 것이 좋겠다는 말까지 들었지만, 더욱 포기하고 싶지 않았습니다.시작은 Verilog 하드웨어 기술 언어를 사용하여 ALU를 구현하는 것이

자기소개서 | 4페이지 | 3,000원 | 등록일 2023.02.06

다운로드 장바구니
판매자 표지

성균관대 전자전기컴퓨터공학과 대학원 학업계획서

와 Verilog HDL 코드를 담당했습니다. 실시간 영상 신호를 FPGA 상에서 병렬 처리해 필터링 속도를 높이는 실험을 진행하면서, 하드웨어의 구조적 설계가 소프트웨어 최적 ... 을 체감했습니다. 단순히 코드 구현이 아니라, 전자적 동작을 논리적으로 구성하는 과정이 매우 매력적이었고 이 경험이 저를 하드웨어 아키텍처 연구로 이끌었습니다.졸업 후 인턴십에서 경험 ... 적으로적인 계획을 세웠습니다.1학기에는 고급디지털시스템설계, 반도체소자특론, 컴퓨터구조심화, 고급신호처리이론 등의 과목을 수강하며 기초이론과 하드웨어 설계 능력을 강화하겠습니다. 특히

Non-Ai HUMAN
| 자기소개서 | 5페이지 | 3,000원 | 등록일 2025.10.31

다운로드 장바구니
2023년 앤비젼 제품엔지니어(카메라/Board) 합격자소서

를 보완하기 위해 다이어리나 노션과 같은 페이지를 이용하여 체크리스트를 만들었습니다. 하지만 금세 잘 쓰지 않아 해결되지 않았습니다. 하지만 저의 강점인 실행력을 이용해 남들보다 빠르 ... 로 기초를 다질 수 있었습니다. 보다 더 정교한 결과물을 작업하기 위해 30시간가량의 외부 강의까지 들으며 노력하였습니다. 원래 제 역할인 통신코딩 업무도 성실히 이행하고자 팀원 ... 들에게 제가 지금까지 해왔던 오픈소스와 코드들을 정리하고 공유하며 더 높은 결과물을 낼 수 있도록 지원하였습니다. 팀원들은 추가 업무로 바빠진 저를 대신하여, 3~4일이 소요되는 3D

자기소개서 | 3페이지 | 4,000원 | 등록일 2025.01.05

다운로드 장바구니
삼성전자 파운드리사업부 회로설계 최종 합격 자기소개서(자소서)

한 설계 솔루션을 개발하는 파운드리 회로설계 직무에 매력을 느끼게 되어 지원하게 되었습니다.저는 학부에서 Verilog를 이용한 HW 개발을 수행하였고, 장기현장실습 프로젝트 ... 며 Verilog Code를 작성하는데 많은 도움이 되었습니다. 또한 삼성전자 장기현장실습을 진행하면서 간단한 SPICE 시뮬레이터를 구현해 보았는데, Python을 이용하여 회로 수치해석 ... 수업을 들으며 기초 지식을 쌓기 위해 노력하고 있습니다. 회로 설계, 공정, 시뮬레이션 과정에 대한 폭넓은 이해는 기존 설계 방식에서의 문제점을 파악하고 개선하는 데 도움이 될

자기소개서 | 9페이지 | 3,000원 | 등록일 2023.02.13

다운로드 장바구니
판매자 표지

SK하이닉스 Solution SW(소프트웨어) 합격 자기소개서

하는 부분을 최대한 줄이고자 툴 개선을 시도하게 되었습니다. 2기존 툴의 소스코드를 검토한 결과, 코드의 가독성이 매우 떨어지고 같은 함수가 중복으로 정의되어 있는 등 최적화가 되어 있 ... 에, Visio에 관련해선 개발자 커뮤니티를 이용해야 했습니다.이러한 노력 끝에 기존에는 직접 양식에 맞게 문서 수정 -> 직접 State Chart 내 텍스트 복사 붙여넣기 ... -> decomposition의 단계를 거쳐 수십 분의 시간이 필요했지만, 개선된 툴을 이용하면 한 번의 클릭으로 모든 단계가 수분 이내로 완료됐습니다3.지원 분야와 관련하여 특정 영역

자기소개서 | 4페이지 | 3,000원 | 등록일 2023.02.09

다운로드 장바구니
부산대학교 전자공학과 편입 학업계획서

부산대학교 전자공학과 편입 학업계획서1. 편입 동기 (현재 학교를 떠나려는 이유, 새 학교 · 전공 선택 이유)2. 기존 전공에서의 학습 경험 (어떤 기초를 쌓았는가)3. 새 ... 의 성향과 맞지 않았습니다.그러던 중 학과 외적으로 수강한 교양 과목에서 기초 회로 이론과 디지털 신호 처리에 대한 내용을 접하게 되었습니다. 간단한 회로 실습과 더불어 전자 부품 ... 이 작동하는 원리를 이해하는 과정에서 깊은 흥미를 느꼈고, 자연스럽게 관련 분야에 대한 탐색이 시작되었습니다. 해당 과목을 계기로 전자공학에 대한 기초 서적을 찾아보고, 오픈 강의

Non-Ai HUMAN
| 자기소개서 | 5페이지 | 3,000원 | 등록일 2025.11.19

다운로드 장바구니
판매자 표지

성균관대학교 일반대학원 전자전기컴퓨터공학과 학업계획서

을 개선할 수 있습니다. 이를 위해 Verilog HDL을 이용한 회로 설계와 병렬 연산 스케줄링 알고리즘을 결합하여, 연산 단위 간 지연(latency)을 최소화하는 실험을 진행 ... 기반이는 것이 중요하다고 판단했습니다. 저는 이를 위해 하드웨어 구조 설계와 소프트웨어 알고리즘의 통합적 관점에서 연구를 수행할 예정입니다.먼저 1학기에는 전공 기초를 심화하기 위해 ... 하고자 합니다. 구체적으로는 FPGA(Field Programmable Gate Array)를 이용해 딥러닝 모델의 연산 병목 현상을 개선하고, 메모리 접근 효율을 높이는 구조를 설계

Non-Ai HUMAN
| 자기소개서 | 5페이지 | 3,000원 | 등록일 2025.10.31

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증" 결과보고서

Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증2. 실험목적① BCD code, Seven-segment display에 대한 ... 1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 ... display를 Verilog HDL을 이용하여 설계하고, FPGA를 통하여 검증하는 방법을 익힌다3. 실험 결과4. 고찰Seven-segment display의 원리에 대해 배우

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2019.03.23 | 수정일 2019.04.01

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증" 예비보고서

. 실험제목Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증2. 실험목적① BCD code, Seven-segment ... 1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Seven-segment display의 설계 및 ... display를 Verilog HDL을 이용하여 설계하고, FPGA를 통하여 검증하는 방법을 익힌다회로부품Field Programmable Gate Array(FPGA

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2019.03.23 | 수정일 2019.04.01

다운로드 장바구니

이전10개12 다음10개

파워링크

신청하기