"transistor circuit"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

bjt 증폭기 설계 전전설3 pspice 9.1 2N7000 전전설3 8주차 전전설3 12주차 광운대 전자회로 3주차 결과 소스 팔로워

판매자 표지는 다운로드시 포함되지 않습니다.

"transistor circuit" 검색결과 1-20 / 473건

패키지된 바이폴라 트랜지스터의 등가회로 모델 파라미터 추출 (Equivalent Circuit Model Parameter Extraction for Packaged Bipolar Transistors)

대한전자공학회 이성현

논문 | 6페이지 | 무료 | 등록일 2025.04.16 | 수정일 2025.05.10

다운로드
회로 시뮬레이션을 위한 단일전자 트랜지스터의 과도전류 모델링 (Transient Modeling of Single-Electron Transistors for Circuit Simulation)

대한전자공학회 유윤섭, 金相勳

논문 | 12페이지 | 무료 | 등록일 2025.02.25 | 수정일 2025.03.06

다운로드
터널링 전계효과 트랜지스터로 구성된 3차원 적층형 집적회로에 대한 연구 (Study of monolithic 3D integrated-circuit consisting of tunneling field-effect transistors)

한국정보통신학회 유윤섭

논문 | 6페이지 | 무료 | 등록일 2025.07.05 | 수정일 2025.07.10

다운로드
베이스 영역의 불순물 분포를 고려한 집적회로용 BJT의 역포화전류 모델링 (The Modeling of the Transistor Saturation Current of the BJT for Integrated Circuits Considering the Base Doping Profile)

대한전자공학회 李恩九, 김철성, 金泰漢

논문 | 8페이지 | 무료 | 등록일 2025.02.25 | 수정일 2025.03.06

다운로드
바이폴라 트랜지스터 등가회로 모델의 베이스-컬렉터 캐패시턴스 분리를 위한 개선된 추출 방법 (An Improved Extraction Method for Splitting Base-Collector Capacitance in Bipolar Transistor Equivalent Circuit Model)

대한전자공학회 이성현

논문 | 6페이지 | 무료 | 등록일 2025.04.16 | 수정일 2025.05.10

다운로드
이온성 첨가제 도입을 통한 고이동도 고분자 반도체 특성 구현과 유기전계효과트랜지스터 및 유연전자회로 응용 연구 (High-Mobility Ambipolar Polymer Semiconductors by Incorporation of Ionic Additives for Organic Field-Effect Transistors and Printed Electronic Circuits)

한국전기전자재료학회 이동현, 문지훈, 박준구, 정지윤, 조일영, 김동은, 백강준

논문 | 6페이지 | 무료 | 등록일 2025.05.07 | 수정일 2025.05.17

다운로드
트랜지스터 회로(Transistor circuit) 오실로스코프 실험 결과레폿

value have lower level voltage than input voltage barrier voltage.* VOD : maximum 0.7V2. calculation or measurement error2. Transistor Circuits ... 1. Circuits design and experiment sampleCircuits designSampleTransistor : MOSFET TransistorResistor ... : 10kΩ, 100 Ω, 500 ΩDirect voltage : 10VMOSFET Transistor FQU4p25250V P-channel MOSFET/ max : 5(in

리포트 | 4페이지 | 1,500원 | 등록일 2008.12.23

다운로드 장바구니
진동및동적시스템설계실습 (진동실) Bipolar Junction Transistor Experiment 레포트 A+

Bipolar Junction Transistor Experiment # Class number : ## Group : # 2025.##.## Sungkyunkwan ... voltage to investigate the amplification and switching functions of a bipolar junction transistor ... characteristics, which are essential technologies for transistor operation measurement, basic

리포트 | 15페이지 | 2,500원 | 등록일 2025.09.01

다운로드 장바구니
전자기학실험 OR, AND, NOT 예비

을 통해 확인한다.그림 1 3. 이론(원리)디지털 논리회로(digital logic circuit)는 0과 1을 나타내는 전기적 신호로 동작하는 전자 회로이다. 그림1과 같이 조합 ... 논리회로(combina-tional logic circuit)와 순서논리회로(sequential logic circuit)로 나눌 수 있다.조합논리회로(combina-tional ... logic circuit)는 출력이 현재 입력들의 조합에 의해서만 결정된다. 따라서 현재의 출력 상태가 논리회로의 새로운 출력에 전혀 영향을 미치지 않는다.순서논리회로(s

리포트 | 10페이지 | 2,500원 | 등록일 2021.04.07

다운로드 장바구니
SK 하이닉스 Digital 설계 자소서

(Resister Transistor Logic) 설계와 SoC 통합 검증 및 검증 기술 개발 업무를 수행하고 설계된 것을 Chip으로 만들기 위해 ASIC(Application ... Specific Integrated Circuit) Flow 진행함- System Level HW설계 : System Level HW function구현 및 power최적화 위한 ... 적 사고, 성취지향 행동역량 필요- Noise 성분 규명, Design Constraint 설계, Circuit modeling 등의 Skill 필요

자기소개서 | 3페이지 | 3,000원 | 등록일 2021.02.18

다운로드 장바구니
[부산대 이학전자실험] 7. 555 timer-1

Circuit와 Not Gate에 대해 이해한다.2. 실험 원리- 555 timer그림 1. 555 timer의 블록 diagram555 Timer는 [그림1]의 Circuit을 기반 ... 으로 하는 Integrated Circuit으로, 를 Voltage Divider 로서 5kΩ 3개로 3분할하여 활용한다.555Timer는 내부에 Not Gate의 원리와 2개의 비교기 ... (Comparator)와 RS flip-flop 그리고 방전용 Transistor로 구성된다. 이러한 기능을 바탕으로 555timer는 직접회로에서 타이머, 펄스 생성 및 발진

리포트 | 10페이지 | 1,000원 | 등록일 2024.01.05

다운로드 장바구니
디지털집적회로설계 이론과제

functions in dynamic CMOS circuit as cascaded f stages so as to minimize the total transistor count ... .Hint) Dynamic gates with NMOS pull-down networks cannot be directly cascaded. Draw dynamic CMOS circuit.

리포트 | 5페이지 | 2,000원 | 등록일 2023.11.25

다운로드 장바구니
판매자 표지

전자회로실험 A+ 5주차 결과보고서(Bipolar Junction Transistor Characterization)

massproduced transistor. Having a good grasp of the physics of the BJT is key to understanding its operation ... determine its characteristic values, such as DC current gain and early voltage. The transistor used in this ... ) Set up the circuit shown in figure below.2) Ramp up VC until measured VCE becomes 5V. Ramp up VB

리포트 | 12페이지 | 2,000원 | 등록일 2023.07.02 | 수정일 2023.07.25

다운로드 장바구니
판매자 표지

응전실1_DCPower supply 제작_예비보고서

Circuit Protection• Output Transistor Safe Operating Area Protection

리포트 | 3페이지 | 1,500원 | 등록일 2024.04.05

다운로드 장바구니
[2024/A+]서울시립대_전전설3_실험12_결과

1. 실험 목적가) BJT 트랜지스터를 사용하여 Voltage follow circuit 회로설계나) 동작 검증2. 배경이론가) 실험 이론１) BJTBJT는 Bipolar ... Junction Transistor의 약자로, 전자(electron)와 정공(hole)이라는 두 가지 타입의 캐리어를 사용하는 트랜지스터이다. 이 트랜지스터는 N형과 P형 반도체 재료

리포트 | 18페이지 | 2,000원 | 등록일 2025.03.10 | 수정일 2025.03.18

다운로드 장바구니
판매자 표지

Semiconductor_Device_and_Design -5_

Semiconductor Device and Design - 5 KwangWoon UniversityContents 1. Characteristic of transistor 2 ... . M anufacture of diodes in semiconductor integrated circuits 3. CMOS process 4. N-well CMOS process1 ... . Characteristic of transistor ■ Input Characteristic : the changes in input current with the

리포트 | 15페이지 | 2,000원 | 등록일 2023.06.22

다운로드 장바구니
[2024/A+]서울시립대_전전설3_실험11_결과

1.실험 목적가)BJT 트랜지스터를 사용하여 Voltage follow circuit 회로설계나)동작 검증2.배경이론가)실험 이론１)BJT BJT는 Bipolar Junction ... Transistor의 약자로, 전자(electron)와 정공(hole)이라는 두 가지 타입의 캐리어를 사용하는 트랜지스터이다. 이 트랜지스터는 N형과 P형 반도체 재료로 구성 ... )Voltage follower circuit전압을 따라가는 회로를 말한다. 입력 전압을 증폭하지 않고, 단지 동일한 전압을 출력으로 전달하는데 사용된다. 입력 장치의 저항을 높이

리포트 | 15페이지 | 2,000원 | 등록일 2025.03.10 | 수정일 2025.03.19

다운로드 장바구니
판매자 표지

전자회로설계 BJT 증폭기(amplifier) 설계

Amp, CC AMP-Emitter follower, Loading effect2-3) Frequency Response2-4) Lag Circuit3. 설계 과정3-1) 전체 ... 를 최소화한 설계3) 소비전력을 최소화한 설계4) Loading 효과를 줄이기 위해Z _{"in"} 최대,Z _{"out"} 최소로 설계▶ 개별 SPEC1) Transistor: Q2 ... N39042) 전압이득: 60[dB]3) 대역폭: 10KHz▶ Transistor(Q2N3904)의 Data Sheet2. 설계 이론a. Differential Amp

리포트 | 34페이지 | 4,500원 | 등록일 2023.10.07

다운로드 장바구니
판매자 표지

Semiconductor Device and Design - 8_

. The method of implementing the half-adder 3. Layout of the full-adder cell 4. parasitic circuit1. Cmos ... process design rules ■ Cmos design rules : The physical mask layout of any circuit to be ... eparation between the Nmos and the Pmos transistor of the CMOS inveter1. Cmos process design rules

리포트 | 18페이지 | 2,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

다운로드 장바구니
판매자 표지

전자회로실험 A+ 7주차 결과보고서(BJT Amp Biasing)

disadvantages.2. 실험과정(1) Simple Biasinga) Set up the circuit shown in Figure 6.1, with RB = 1.1 MΩ and RC=2.7 k ... measured data, calculate β. (β=IC/IB)d) Change another transistor and repeat the measurement in ... )Set up the circuit shown in Figure 6.3, with R1 = 120 kΩ, R2 = 8.2 kΩ and RC = 2.7 kΩ.b)Apply DC

리포트 | 10페이지 | 2,000원 | 등록일 2023.07.02 | 수정일 2023.07.25

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기