• 통합검색(254)
  • 리포트(220)
  • 자기소개서(16)
  • 논문(10)
  • 시험자료(6)
  • 서식(1)
  • 이력서(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

기초디지털실험 verilog verilog 4bit adder 1x8 demux Excess-3 to BCD MIPS cis d flip flop verilog
AI
AI 글쓰기
'logic simulation' 초안, 3분이면 완성
AI가 맞춤 레포트 초안을 작성해 드립니다.
지금 시작하기 →
판매자 표지는 다운로드시 포함되지 않습니다.

"logic simulation" 검색결과 1-20 / 254건

  • 자료 표지
    워게임 모델의 포병 피해평가 모의논리 개선을 위한 공산오차 모델링 연구 (A study on modeling of artillery probable errors for improving simulation logic of artillery damage assessment in war-game models)
    육군사관학교 화랑대연구소 문호석
    논문 | 18페이지 | 무료 | 등록일 2025.06.13 | 수정일 2025.06.17
    다운로드
  • 자료 표지
    근접전투 피해평가 모의논리가 다른 구성모델간 연동 시 피해평가 결과 유사화 방안 연구 (A study on the solution for similarizing damage assessment results of interoperating constructive models with different simulation logic of close combat)
    한국국방경영분석학회 한석원, 문호석, 김장현
    논문 | 14페이지 | 무료 | 등록일 2025.03.29 | 수정일 2025.05.07
    다운로드
  • 판매자 표지 자료 표지
    [WEST프로그램] 2024중기 합격자 Resume (CV)
    on an FPGA using Xilinx Vivado.Developed and simulated the timing logic, optimizing the design for ... mechanics and user interface.Implemented logic for game controls, collision detection, and score ... military operationsParticipated in a three-week field training exercise simulating wartime conditions
    자기소개서 | 2페이지 | 4,000원 | 등록일 2025.01.09
    장바구니 다운로드
  • 판매자 표지 자료 표지
    LG이노텍 R&D(연구개발)직 합격 자기소개서
    imulation에서 생기는 다양한 pattern때문에 SAR logic으로 수정하였습니다. 실제로 layout을 진행해보며 post-simulation까지 하며 loading ... 를 경험할 수 있었습니다.대학원에 입학하여 spectre, matlab, verliog-A, 등의 tool을 다루기 시작하며 학부시절 ideal simulation에서 Noise가 있 ... 는 실제 상황에서 설계하는 법을 배웠습니다. 처음에는 TCON에 들어가는 Duty cycle corrector를 설계하였습니다. 설계과정에서 monte-simulation및 다른
    자기소개서 | 2페이지 | 3,000원 | 등록일 2023.11.16
    장바구니 다운로드
  • 판매자 표지 자료 표지
    2021 상반기 한국철도공사 합격 자소서
    을 작성하여 기존의 단순 반복으로 진행하던 시뮬레이션의 data input 파일 자동생성→ simulation → simulation 결과 정리 및 plotting 하기까지의 일련 ... 들의 입장에서 제가 제작한 프로그램에 대한 정보와 구현해야 할 logic flow를 알기 쉽게 전달하기 위한 설명자료를 제작하여 전달하였습니다. 하지만, 설명자료를 읽어도 정확히 이해 ... 가 힘들다는 피드백을 받았습니다. 그래서 저는 약 한 달 동안 업무 Flow Logic과 프로그램에 대한 교육을 추가로 진행하였습니다. 이와 같이, 협력사 직원분들과 매일 만나
    자기소개서 | 2페이지 | 4,000원 | 등록일 2024.11.28
    장바구니 다운로드
  • 자료 표지
    서강대학교 디지털논리회로실험 6주차 - Flip-flops and registers
    하고 ISE의 simulation 기능에 대해 배운다.2. 실험 이론● Sequential logic circuitCombinational logic circuit ; 조합 논리회로 ... 1. 실험 목적Flip-flop의 종류를 파악하고, setip time과 hold time을 배우고 각각의 동작원리를 이해한다. 그리고 Registers의 동작원리를 이해 ... logic circuit ; 순차 논리회로에서는 이전의 회로 상태가 다음 출력에 영향을 미치는데, 이는 보통 활성화되는 주기를 가진 clock이라는 신호에 의해 출력이 결정되는 시점
    리포트 | 24페이지 | 1,500원 | 등록일 2024.08.17
    장바구니 다운로드
  • 판매자 표지 자료 표지
    칭화대학교 재료공학과 프로그램(IMP-MSE) 합격 교수추천서
    my students an assignment to investigate the characteristics of devices through TCAD simulation. He ... member of any research laboratory. Mr. ******** has a very high sense of logical thinking and seeing ... , and I am very confident in recommending him for admission to the Master’s program at Tsinghua
    Non-Ai HUMAN
    | 자기소개서 | 1페이지 | 4,000원 | 등록일 2026.01.06 | 수정일 2026.01.15
    장바구니 다운로드
  • 자료 표지
    논리회로설계실험 6주차 D Latch 설계
    ) Schematics두가지 schematic을 그려볼 것이다. 첫 번째 schematic은 logic gates만을 이용하여 D Latch를 그릴 것이고, 두 번째 schematic ... 은 logic gates와 SR Latch를 이용하여 그릴 것이다.우선 logic gates 만을 이용하여 그린 schematic은 오른쪽 그림과 같다. 3개의 not gate, 2개 ... ’ = 1이 나올 것이며, 11이면 Q = 1, Q’ = 0이 나올 것으로 예측할 수 있다.4) Result(실행 결과)Modelsim의 simulation을 이용하여 구한 wave
    리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11
    장바구니 다운로드
  • 자료 표지
    Verilog Basic, FPGA, 시프트 레지스터 카운터 예비레포트
    다른 값을 넣고 싶을 때처럼 시간 체크가 필요한 상황에서 simulation 시간을 처리)real:실수형 변수initial, always block 은 모두 행동 모델링을 구성 ... 는 중첩되서 사용할 수 없다.Initial:initial block은 simulation 이 시작할 때 한 번만 실행되는 block이다. 따라서 testbench를 만들 때 유용 ... 하다. 여러개의 initial block을 만들었다면 simulation 이 시작하는 순간에 모든 initial block 이 동작한다.[2]initial beginclk = 0
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2022.11.06
    장바구니 다운로드
  • 판매자 표지 자료 표지
    [A+]광운대_기전실2_6주차_Verilog 언어를 이용한 Sequential Logic 설계_결과레포트
    -Latch module code[그림2-2] SR-Latch Testbench code[그림2-3] SR-Latch simulation result2) D F-F[그림2-4] D F ... -F module code[그림2-5] D F-F Testbench code[그림2-6] D F-F simulation result3) T F-F[그림2-7] T F-F module ... code[그림2-8] T F-F Testbench code[그림2-9] T F-F simulation result3. 고찰1) SR-Latch그림2-3의 시뮬레이션 결과창을 보
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 2,000원 | 등록일 2026.01.04
    장바구니 다운로드
  • 판매자 표지 자료 표지
    연세대학교 기초디지털실험 4주차 결과레포트 (sequential logic)
    Ⅰ. ObjectiveThe objectives of this experiment is understanding the sequential logic andimplementing ... result with waveform simulation. And then, after implementing additional codes for board simulation ... experimental results, I compare the theoretical waveform simulation value with the result value from board
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 5,000원 | 등록일 2021.08.31 | 수정일 2022.12.15
    장바구니 다운로드
  • 판매자 표지 자료 표지
    연세대학교 기초디지털실험 5주차 예비레포트 (finite state machine)
    and design computer programs and digital logic. It is used to simulate sequential logic which ... be seen in pic 1, FSM is consist of combinational logics and state register. State register stores ... present state and finds next state. The combinational logic calculates the output and following state
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 2,500원 | 등록일 2021.08.31 | 수정일 2022.12.15
    장바구니 다운로드
  • 판매자 표지 자료 표지
    연세대학교 기초디지털실험 1주차 결과레포트
    implementing and testing the logic circuit by simulation waveform and PYNQ board.Ⅱ. Research on theoryA digital ... logic circuit does operation with binary signals, 0 and 1. There are various kinds of gate such as ... reating project in right path, we should make specific logic gate and the entire block
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 5,000원 | 등록일 2021.08.18 | 수정일 2023.01.07
    장바구니 다운로드
  • 자료 표지
    Verilog 언어를 이용한 Sequential Logic 설계 결과레포트
    module code testbench code simulation waveform3. 고찰이번 실험은 Verilog HDL을 이용하여 SR Latch, D Flip-Flop, T ... Verilog 언어를 이용한 Sequential Logic 설계결과레포트1. 실험 제목1) Verilog 언어를 이용한 Sequential Logic 설계2. 실험 결과
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2022.11.06
    장바구니 다운로드
  • 자료 표지
    Vivado를 이용한 half adder, full adder, 4 bit adder의 구현 예비레포트
    은 simulation 이 시작할 때 한 번만 실행되는 block이다. 따라서 testbench를 만들 때 유용하다. 여러개의 initial block을 만들었다면 s ... 에서 simulation 이 시작하고 block 속 모든 명령이 실행된다. initial 문장은 정확한 동작 시간을 정할 수 없기 때문에 회로 합성에서는 적용되지 않는다.2 ... 다.always @ (a or b)3) assignassign statement는 combinational logic에서 사용된다. sensitive list가 필요 없이 동작하는 경우
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2022.08.26 | 수정일 2022.08.29
    장바구니 다운로드
  • 판매자 표지 자료 표지
    2021 한국수자원공사 합격 자소서
    +, python 등의 프로그래밍 언어로 data input 파일 자동생성→ simulation → simulation 결과 정리 및 plotting을 자동화하는 in-house ... 있어야 했기 때문에, 같은 팀의 팀원들에게 여러 자문을 구하였고, 이를 통해 Flow Logic을 완성시킬 수 있었습니다. 또한, 제가 제작했던 프로그램을 사이트에 구축하는 것 ... 지식이 없었기 때문에, 약 한 달 동안 업무 Flow Logic과 프로그램에 대한 교육을 추가로 진행하였습니다. 협력사 직원분들과 매일 만나고 소통하며 6개월동안 고군분투한 결과
    자기소개서 | 3페이지 | 4,000원 | 등록일 2024.11.28
    장바구니 다운로드
  • 판매자 표지 자료 표지
    LG전자 VS본부 HW설계 합격 자기소개서
    예측 방법, Verilog를 이용한 디지털 회로설계 및 simulation을 진행하여 간단한 집적회로 layout까지 학습하였습니다. 논리게이트 및 RC delay, Width ... imulation을 통해 작동여부를 검증하였습니다. 이후 위의 지식을 바탕으로 SIMD IP를 설계하였습니다. verilog를 이용해 signal processing과 HW logic ... 와 같이 다양한 분야의 전문가가 필요하고 이를 simulation하고 사양 검증을 하는 것은 또 다른 일이라는 것을 알 수 있었습니다. 팀원들과의 적극적인 소통과 협업만이 이 모든
    자기소개서 | 4페이지 | 3,900원 | 등록일 2023.06.01
    장바구니 다운로드
  • 자료 표지
    Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증 예비레포트 half, full, 4-bit adder
    다.1)initialinitial block은 simulation 이 시작할 때 한 번만 실행되는 block이다. 따라서 testbench를 만들 때 유용하다. 여러개 ... 의 initial block을 만들었다면 simulation 이 시작하는 순간에 모든 initial block 이 동작한다.위의 예시에서 simulation 이 시작하고 block 속 모든 명령 ... ombinational logic에서 사용된다. sensitive list 가 필요 없이 동작하는 경우에 사용한다. wire type에서 사용 가능하고 register type 에서는 assign문을 사용할 수 없다.
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2021.06.20
    장바구니 다운로드
  • 자료 표지
    Vivado를 이용한 BCD to 7segment decoder의 구현 예비레포트
    imulation 결과5. 참고 문헌[1] 차재복, “ALU Arithmetic Logic Unit, Arithmetic and Logic Operation Unit 산술 연산 장치”, 정보 ... Vivado를 이용한 BCD to 7segment decoder의 구현예비레포트1. 실험 제목1) Vivado를 이용한 BCD to 7segment decoder의 구현2. 실험 ... 주제- 7segment와 ALU의 Symbol 및 동작원리를 이해한다.- 7segment를 동작 시키기 위한 BCD-to7segment의 동작원리를 이해하고 Verilog를 통하
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2022.08.26 | 수정일 2022.08.29
    장바구니 다운로드
  • 판매자 표지 자료 표지
    2021 전력거래소 합격 자소서
    imulation, simulation 결과 정리 및 그래프 plot 생성까지의 일련의 과정들을 자동화하는 프로그램의 개발을 완성하였습니다. 이러한 자동화 프로그램을 통해, 작업 시간 ... 였습니다. 프로그램 개발을 위해 저는 개인적으로 python 프로그래밍을 공부하여 프로그래밍 실력을 쌓았고, 프로그래밍을 통해 시뮬레이션의 data input 파일 자동생성, s ... 하였습니다. 저는 초반 1개월동안 구현되어야 할 자동화 프로그램에 대한 정보와 구현해야 할 logic flow를 알기 쉽게 전달하기 위한 설명자료를 제작하여 협력사 측에 전달하였습니다. 또한
    자기소개서 | 3페이지 | 4,000원 | 등록일 2024.11.28
    장바구니 다운로드
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2026년 04월 28일 화요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
4:03 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기