"logic gate2"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 디지털집적회로 verilog HDL 4 bit Adder 인하대 기초실험1 CMOS-TTL interface d latch 인하대 vlsi 중앙대 논리함수

EasyAI “logic gate2” 관련 자료

+서강대학교 디지털논리회로실험_2 Di..등록일 2020.08.12 | 총 11,034자 | 21페이지 | 1,000원
+서강대학교 21년도 디지털논리회로실험..등록일 2022.09.18 | 총 10,077자 | 20페이지 | 2,000원

외 484건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표지는 다운로드시 포함되지 않습니다.

"logic gate2" 검색결과 1-20 / 936건

뉴런 MOS 임계 게이트를 갖는 2중 패스-트랜지스터 논리를 이용한 논리 계이트 설계 (Design of Quaternary Logic gate Using Double Pass-transistor Logic with Neuron MOS Threshold gate)

한국전기전자학회 박수진, 윤병희, 김흥수

논문 | 6페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드
기초실험1 Logic Gate 2 (인하대 기초실험)

있고 차이점은 Fan in과 Fan out 부분에서 다른 것을 알 수 있다. Nand Gate와 Nor Gate는 입력 2개가 묶여 있어 하나의 Not Gate에 비해 연결 가능한 핀 수가 줄어드는 것을 알 수 있다. ... 결론 및 고찰이번 실험은 Not Gate, Nand Gate, Nor Gate에 대해 알아보는 실험을 하였다. 실험 1에서 오실로스코프를 이용하여 Not Gate의 출력 파형 ... 을 알아보면 틴커캐드의 한계로 인해 Not Gate의 동작 실험을 제대로 확인할 수 없는 것을 위 결과 사진을 통해 알 수 있다. 그래서 멀티미터를 이용하여 Not Gate 실험

리포트 | 8페이지 | 1,000원 | 등록일 2022.03.08

다운로드 장바구니
판매자 표지

실험2 Logic gates-TTL gates와 드모르간의 법칙 결과보고서 A+ 레포트

1. 실험 목적 - DeMorgan의 법칙을 공부하고 이를 이용하여 boolean logic equation을 간단하게 하거나 개선한다. - TTL에서의 rising time ... , falling time 및 propagation delay를 측정한다.2. 결과 및 분석 (모든 실험에서 빵판의 빨간줄은 5V, 파란색은 ground에 연결 ... 이다.1) NAND gate로 꾸민 gate 위의 NAND gate로 구성한 gate는 두 개의 입력을 각각 tied input NAND gate에 넣은 후에 다시 NAND

리포트 | 5페이지 | 2,000원 | 등록일 2023.11.15

다운로드 장바구니
서강대학교 디지털논리회로실험_2 Digital logic gate

디지털 논리회로 실험 결과 보고서2주차 Digital logic gate5조 20161510 윤수찬1. 실험제목 : Digital Logic gate2. 실험 목표- TTL ... gates를 정의하며 그림 2.2에 진리표와 symbol을 표시하였다.그림 SEQ 그림 \* ARABIC12)Transistor-transistor logic: TTLLogic ... logic gates의 동작 방법을 익힌다.- Logic level과 noise margins, 그리고 fanout에 대해 이해한다.- Gates를 이용하여 구현된 임의의 논리 함수

리포트 | 21페이지 | 1,000원 | 등록일 2020.08.12

다운로드 장바구니
서강대학교 디지털논리회로실험 2주차 - Digital Logic Gate

하는데, 일반적인 TTL 소자의 경우 신호의 전압이 입력일 때는 2.0V, 출력일 때는 2.7V 이상이여야 logic level이 1로, 입력일 때 0.8V, 출력일 때는 0.5V ... 이하여야 logic level이 0으로 적용된다. 이런 식으로 logic level을 갖는 전압 조건을 입력과 출력이 다르게 정하는 이유는 gate의 출력값이 다른 gate ... TTL TTL은 이름 그대로 트랜지스터들을 조합해 만드는 논리 회로를 말한다. 이 TTL은 회로에 서 logic level을 입력 혹은 출력 신호와 GND 사이의 전압 차로 표현

리포트 | 12페이지 | 1,500원 | 등록일 2024.08.17

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 2주차 보고서 (A+자료) - Logic Gates, FPGA

디지털논리회로실험 2주차 실험 보고서목적- TTL logic gates의 동작 방법을 익히고, Logic level과 noise margins, fanout에 대해 이해한다. ... .이론2.1 Logic signals and gates디지털 논리 값은 0(low)와 1(high)가 있는데, 기본적인 함수 AND, OR, NOT, NAND, NOR를 이용 ... - Gates를 이용해 논리 함수를 최적화해본다.- Wired OR logic의 특성과 활용 방법에 대해 이해한다.- FPGA를 이용하여 간단한 논리 회로를 구현하고 동작을 확인해본다

리포트 | 20페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
2 MOSFET Digital Logic Gate 결과

GATEVAVBVout0V0V4.2V0V5V0.0007V5V0V0.0008V5V5V0.0002V○ 위와 같은 실험회로의 Logic GATE 를 구성하여 Vout의 전압을 측정한 결과이 ... Logic 을 결정하는 회로이다. 간단히 설명하자면, VA나 VB는 MOSFET의 GATE와 연결되어 있어, 둘 모두가 문턱전압 이상의 HIGH 신호가 들어오면 M2, M3 트랜지스터 ... < 02. MOSFET Digital Logic Gate 결과보고서 >20133172 채 현실험 결과[ 실험 1 MOSFET NAND GATE ]( Active Load를 이용

리포트 | 3페이지 | 1,000원 | 등록일 2017.12.27

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 2. Digital Logic Gates 예비 보고서

디지털논리회로실험예비 보고서[2주차]실험 2. Digital Logic Gates1. 실험 목적1) TTL의 동작 원리를 확인한다.2) 주어진 진리표를 논리식으로 최적화한다.3 ... 고 회로의 고집적화가 어렵다는 단점이 있으며 이를 보완한 CMOS의 등장 전까지 널리 사용되었다.2) TTL의 Logic voltage Level① 입력 단자에서 LOW로 인식 ... LS002) 74LS0374LS00과 같이 2-Input NAND Gate의 기능을 하는 소자이다. Output이 Open-Collector 구조로 되어있다는 점이 74LS00과

리포트 | 7페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 2. Digital Logic Gates 결과 보고서

디지털논리회로실험서강대학교 전자공학과2017년 2학기 결과레포트실험2. Digital Logic Gates실험2. Digital Logic Gates1. 실험목적1. TTL ... 회로가 Wired-And로 알고 있었고 실험 결과 만나는 지점에서 AND Gate 역할을 하는 것을 확인하였다.?실험 2-A퀴즈 (2-A) 회로퀴즈 (2-B) 회로?실험 2-AOR ... Gate인 74LS32소자와 AND Gate인 74LS08소자를 사용하였고 퀴즈 2-B는 NAND Gate 74LS00소자를 사용하였다.입력x _{1}00001111x _{2

리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates

전자전기컴퓨터공학부 설계 및 실험2Post Lab-02Schematic Designwith Logic Gates실 험 날 짜학 번이 름목차1. 실험 목적 ... . 실험 목적Verilog HDL 언어를 이용하여 디지털 회로를 디자인을 하기에 앞서 Schematic 설계를 수행한다. ISE의 여러 logic gate 및 도구들을 사용해 최종 ... Gates의 수가 200,000이고 Logic Cells(논리소자/셀 개수)의 수는 4320이다.본 실험 장비인 HBE Combo-II SE는 FPGA 칩의 동작을 실험할 수 있는 여러

리포트 | 28페이지 | 3,000원 | 등록일 2020.07.27 | 수정일 2020.09.16

다운로드 장바구니
서울시립대 전전설2 Lab-02 결과리포트 (2020 최신)

전자전기컴퓨터설계실험Ⅱ결과리포트Lab-02 Schematic Design with Logic Gates작성일: 20.09.191. 실험목적Xilinx ISE Design ... Suite를 이용하여 digital logic을 schematic으로 설계하는 실험이다. ISE가 제공하는 다양한 Logic gate symbol을 사용해 회로를 설계하고 최종 ... 적으로 FPGA Device configuration을 통해 동작을 확인하여 설계 능력을 함양한다.2. 배경이론 및 사전조사ASIC은 Application Specific IC의 약자로 특정

리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
판매자 표지

Logic 연산과 gates 결과보고서 A+ 레포트

∘ 오차 및 토의- 1과 0으로 이루어진 연산이라 큰 오차가 발생하지 않는다. NAND나 NOR gate의 입력을 한군데 연결하였을 때 NOT gate가 되는 것처럼 전혀 다른 ... 연산자로 변환될 수 있다는 것과 특정 gate만을 사용하여 잘 조합하면 다른 gate를 만들 수 있다는 사실을 알게 되었다.

리포트 | 6페이지 | 2,000원 | 등록일 2023.11.15

다운로드 장바구니
판매자 표지

Logic gates-TTL gates와 드모르간의 법칙 결과보고서 A+ 레포트

과 Ch.2에 같은 입력을 연결하였는데 scope화면에 서로 다른 출력신호가 나타났던 것으로 보아 케이블 내부의 문제인 것 같았다. 여러 번의 실험으로 출력 신호가 생각한 것과 비슷 ... 하게 나왔지만 좀 더 확실한 결과를 얻고자 NOT gate를 8개 설치하여 실험하여 결과 값을 얻었다.

리포트 | 5페이지 | 2,000원 | 등록일 2023.11.15

다운로드 장바구니
Floating Gate FET를 위한 수직 전계 효과 트랜지스터의 집적 공정 개발 및 특성 분석 (Process Integration of Vertical Field Effect Transistors for Floating Gate FET)

본 논문에서는 플로팅 게이트 전계 효과 트랜지스터(FGFET: Floating Gate Field Effect Transistor)를 구성하는 수직 전계 효과 트랜지스터(VFET ... transistor (VFET) that constitutes floating gate field effect transistor (FGFET). In the process of

논문 | 7페이지 | 무료 | 등록일 2025.07.05 | 수정일 2025.07.10

다운로드
서강대학교 디지털논리회로실험 6주차 - Flip-flops and registers

하고 ISE의 simulation 기능에 대해 배운다.2. 실험 이론● Sequential logic circuitCombinational logic circuit ; 조합 논리회로 ... 에서는 gate들의 조합을 통해 구성된 회로로서, 주어진 입력에 대해 바로 출력이 나오고 이전의 출력이 다음 입력에 대한 출력에 영향을 미치지 않는다. 반면에 Sequential ... logic circuit ; 순차 논리회로에서는 이전의 회로 상태가 다음 출력에 영향을 미치는데, 이는 보통 활성화되는 주기를 가진 clock이라는 신호에 의해 출력이 결정되는 시점

리포트 | 24페이지 | 1,500원 | 등록일 2024.08.17

다운로드 장바구니
논리회로설계실험 6주차 D Latch 설계

은 logic gates와 SR Latch를 이용하여 그릴 것이다.우선 logic gates 만을 이용하여 그린 schematic은 오른쪽 그림과 같다. 3개의 not gate, 2개 ... ) Schematics두가지 schematic을 그려볼 것이다. 첫 번째 schematic은 logic gates만을 이용하여 D Latch를 그릴 것이고, 두 번째 schematic ... 의 and gate, 2개의 or gate로 이루어져 있다. 이 schematic을 바탕으로 작성한 D Latch의 Boolean expression은 다음과 같다.Q = (D’EN

리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
판매자 표지

[전자회로실험2]보고서3주차-Digit Logic

[전자회로실험2]Digit Logic[실험목적]디지털 로직 게이트를 기초로 하여 의 동작을 이해한다 MOSFET의 동작을 이해한다.[실험이론]-Logic gate 특징 ... 한다.R_1은V_DD전원을 고려하여 선정한다.실험기기직류전원2N7000 (n-MOSFET), BP170P (p-MOSFET))멀티미터가청주파수발진기오실로스코프실험결과-NAND GATE ... 더라도V_OUT이 0V까지 떨어지지 않는다.[PSpice 시뮬레이션]-DC 전원과 MOSFET 2개, 1개의 저항으로 AND와 OR GATE를 Pspice로 구현후. Simulation

리포트 | 8페이지 | 3,000원 | 등록일 2023.12.26

다운로드 장바구니
판매자 표지

Semiconductor Device and Design - 13~14__

Design Area1. Semi custom 1) Gate array ▶ Basic logic gate such as NAND and NOR, or metal Routing ... of gates lack integration and flexibility2. FPLD FPLD Device PROM PAL PLA price medium medium High ... L. Eggleston [2] https://www.electronics-tutorial.net/Programmable-Logic-Device-Architectures

리포트 | 17페이지 | 2,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

다운로드 장바구니
[검증된 코드 & 복사가능, 학점A+] 전전설2 2.Schematics - 예비+결과+성적인증 (서울시립대)

실험 목적1.ISE의 여러 logic gate symbol을 직관적으로 이용하는 Schematic 설계를 익힌다.2.FPGA Device Configuration을 해보 ... datasheet.Ans:230,400 gatesSol:Programmable logic gates의 개수는 메모리 소자를 제외하고 2-input NAND를 이용해 동일한 기능 ... logic gates are there in one of our FPGA(XC3S200, Spartan 3 Family, Xilinx)? Refer to the attached

리포트 | 14페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.13

다운로드 장바구니
서강대학교 디지털논리회로실험 2주차 결과보고서

1. 실험목적1) TTL logic gates의 동작 방법을 익힌다.2) Logic level과 noise margins, 그리고 fanout에 대해 이해한다.3) Gates ... 하고 동작을 확인한다.2. 배경이론 및 실험방법Logic signal은 기본적으로 0(low)과 1(high)을 활용해 나타낸다. 기본적으로 AND, OR, NOT이라는 함수들이 존재 ... 하며 AND와 OR logic 출력에 inverter symbol를 추가한 형태로 각각 NAND, NOR gate를 나타낸다. TTL에서는 입력과 출력에 대해 각각 최대, 최소전압

리포트 | 7페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기