• 통합검색(15)
  • 리포트(14)
  • 논문(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

fifo verilog uart 이준환 TFT LCD Controller
EasyAI “fifo verilog” 관련 자료
외 1건 중 선별하여 새로운 문서 초안을 작성해 드립니다
생성하기
판매자 표지는 다운로드시 포함되지 않습니다.

"fifo verilog" 검색결과 1-15 / 15건

  • 자료 표지
    동기식 fifo 설계(verilog)
    리포트 | 5,000원 | 등록일 2016.11.14
    다운로드 장바구니
  • 자료 표지
    FIFO_using_Verilog
    Types of Memory현대의 computer는 data와 program을 저장하기 위해 다양한 type의 memory (semi-conductor, magnetic disks and tapes, DVDs etc.)를 갖추고 있다. 각각의 type들은 고유의 특성과..
    리포트 | 15페이지 | 1,000원 | 등록일 2011.06.18
    다운로드 장바구니
  • 자료 표지
    [Flowrian] Generic FIFO 회로의 Verilog 설계 및 시뮬레이션 검증
    본 문서에서는 아래의 모듈들은 Verilog 언어로 설계하여 시뮬레이션 검증을 하였다.- GenericFIFO : 비트폭과 깊이를 가변시킬 수 있는 FIFOVerilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.
    리포트 | 11페이지 | 1,500원 | 등록일 2011.10.24
    다운로드 장바구니
  • 자료 표지
    원형 Fifo
    리포트 | 3,000원 | 등록일 2013.12.02
    다운로드 장바구니
  • 자료 표지
    DMAC 프로젝트
    Access Controller▶ 과제 목표Verilog를 이용하여 Direct Memory Access Controller를 design하여 그 설계 과정이나 검증 과정을 통하 ... 에 interrupt를 통해 일이 끝났다고 알려준다. 여기에 더해 메모리가 여러 개 복사될 수 있도록 구현이 되어야 하는데, 이를 위해 FIFO가 필요하다. FIFO는 First-in ... , First-out으로 자료구조의 queue의 형태라고 보면 된다. FIFO에는 내부에 read와 write에 대한 pointer를 관리하는 control logic이 있어서 status
    리포트 | 25페이지 | 3,900원 | 등록일 2014.04.15 | 수정일 2015.11.17
    다운로드 장바구니
  • 자료 표지
    UART TX verilog 코드
    UART TX에 대한 verilog 코드, testbench 코드 및 사용 설명서입니다. Mealy state machine을 이용해 설계한 UART TX에 대한 코드입니다 ... 형식 UART TX형식 지원 (기타 형식이 필요하신 경우 메일로 문의)16 byte FIFO 지원Even/Odd parity bit 지원1200,2400,4800,19200 ... baud rate 설정이 가능FIFO가 꽉 찬 경우 interrupt 신호를 발생 시킴기타 문의 사항은 supremego@naver.com로 문의 주세요.
    리포트 | 1,000원 | 등록일 2017.05.28
    다운로드 장바구니
  • 자료 표지
    디지털논리
    1.Fifo (rtl 레벨) /****************************************************논리 이름: Fifo만든 날짜: 2007.04.29저자 ... :탁 형옥 입력:Din,clk,reset_n,write,read출력:Dout,Full,Empty기능:write신호가 acive high로 구동될때 입력데이터를 Fifo 저장하고 쓰 ... 시킨다. ******************************************************/ module Fifo1 #(parameter DSize=8,ASize=4,FULL=4`b1111,EMPTY=4
    리포트 | 12페이지 | 5,000원 | 등록일 2012.08.05
    다운로드 장바구니
  • 자료 표지
    UART verilog 코드 (RX & TX 합본)
    UART TX및 RX에 대한 verilog 코드, testbench 코드 및 모듈 설명서입니다. Mealy state machine을 이용해 설계한 UART 모듈에 대한 코드 ... baud rate 지원 (기타 baud rate가 필요하신 경우 메일로 문의)*참고 FIFO 기능, interrupt 및 버스 지원하는 UART 코드 또한 제작하여 판매중이니 문의 바랍니다.기타 문의 사항은 supremego@naver.com로 문의 주세요.
    리포트 | 2,000원 | 등록일 2017.05.31 | 수정일 2024.02.02
    다운로드 장바구니
  • 자료 표지
    FIFO(First in First out)
    `timescale 1ns / 1psmodule FIFO (dout, full, empty, din, push, pop,clk, rst);input [7:0] din;input ... ; reg [3:0] j, addr;reg [7:0] fifo[7:0]; //j를 값의 갯수 의미//addr은 현재의 출력값 주소를 의미always @ (posedge clk ... )beginif(rst) begin j
    리포트 | 8페이지 | 1,500원 | 등록일 2010.12.09
    다운로드 장바구니
  • 자료 표지
    가산기회로를 최소화하여 설계한 원형 Fifo 설계
    본 원형 Fifo는 논리 게이트를 최소화하기 위해 Fifo회로를 구현하는데 필수적인 가산기회로를 최대한 간소화하여게이트 수를 줄이는데 목적으로 한다. RTL 및 게이트 레벨 회로
    리포트 | 5,000원 | 등록일 2013.12.02
    다운로드 장바구니
  • 자료 표지
    gray 포인터를 이용한 fifo 설계 (가감산기를 최소화함)
    리포트 | 3,000원 | 등록일 2013.03.25
    다운로드 장바구니
  • 자료 표지
    gray 주소를 이용하여 원형 큐를 읽기/쓰기 하는 Fifo
    리포트 | 5,000원 | 등록일 2013.12.07
    다운로드 장바구니
  • 자료 표지
    IMPLEMENTATION OF TFT-LCD
    . TFT-LCD Implementation in Verilog HDL ・・・・・・ 61. Verilog HDL Source Code: Top_Edge.v ... ・・・・・・・・・・・・・・・・・ 62. Modification of Filter Selection Bits in VHDL ・・・・・・・・・・・・・ 16ゲ. Synthesis of Verilog Code by ... Controllers use two 4byte width 16depth FIFO to read image data. TFT-LCD Controllers support only 16bit
    리포트 | 28페이지 | 1,500원 | 등록일 2010.10.09
    다운로드 장바구니
  • 자료 표지
    DRAM SCHEDULER의 효율성 실험 설계
    와 Scheduler를 Verilog를 이용하여 설계하였습니다. 두 종류의 비교할 수 있는 코드를 구현하였는데, 하나는 기본적인 프로토콜만 만족하는 First in First out(FIFO ... ■ 요약이 보고서는 Verilog를 이용한 DDR2 DRAM 컨트롤러와 memory access 순서를 바꾸어서 DRAM의 성능을 향상시키는 scheduler의 구현에 대해 다루 ... FIFO방식과 비순차적 처리 방식의 성능 비교를 한다. 실제로 많이 쓰이는 reordering scheduler 중 하나인 First Ready, First Come First
    논문 | 13페이지 | 3,000원 | 등록일 2014.04.18
    다운로드 장바구니
  • 자료 표지
    [디지털] VHDL 강좌2
    - Memory IC Type: MICOM, ASIC Memory, FIFO- Logic Based IC Type: Gate Array, Embedded Array,Standard Cell ... 겠습니다. 그리고 저에게 툴 사용법을 질문하지는 마세요. 그리고 질문은 저에게보다는 모든 사람이 볼 수 있는 곳에 질문하세요.그리고 저는 VHDL만 알고 있습니다. 혹시 verilog을 아 ... 시는 분은 verilog로 소스를 좀 올려주시면 감사하겠습니다. verilog 역시 하드웨어 표준 언어입니다.제일 먼저 살펴보아야 할 것은 VHDL의 구조입니다. VHDL이 어떤
    리포트 | 7페이지 | 1,000원 | 등록일 2001.11.11
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 07월 23일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
6:36 오전
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기