"datapath"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

instruction decoder MIPS Verilog CPU mips single cycle single cycle DashWatch 조선대 컴퓨터

판매자 표지는 다운로드시 포함되지 않습니다.

"datapath" 검색결과 1-20 / 76건

RTL 회로의 데이터패스를 위한 비주사 DFT 기법 (An Non-Scan DFT Scheme for RTL Circuit Datapath)

대한전자공학회 양선웅, 장훈, 박재홍, 김문준, 심재헌

논문 | 12페이지 | 무료 | 등록일 2025.05.16 | 수정일 2025.05.22

다운로드
RTL 회로를 위한 테스트 용이도 기반 비주사 설계 기법 (A Non-Scan Design-For-Test Technique for RTL Controllers/Datapaths based on Testability Analysis)

한국정보과학회 김성일, 양선웅, 김문준, 박재흥, 김석윤, 장훈

논문 | 9페이지 | 무료 | 등록일 2025.02.27 | 수정일 2025.03.06

다운로드
datapath

9.24. Derive and simulate the control words using the datapath shown in Figure 9.32 for inputting ... 는 제어문을 만들고 확인해 보아라.)해석위의 datapath만을 이용해서 세 수의 크기를 비교하기는 어렵다. 우선 수의 크기를 비교하기 위해서는 두 수의 뺄셈을 했을 때의 값이 0 ... 보다 큰 수인지 작은 수인지에 의해서 두 수의 크기를 비교할 수 있다. 하지만 위의 datapath는 입/출력의 값이 모두 8비트로 이루어져있기 때문에 그것을 알기 어렵다. 2진 연산

Non-Ai HUMAN
| 리포트 | 14페이지 | 2,000원 | 등록일 2006.11.28

다운로드 장바구니
Verilog를 이용한 레지스터(Register) 와 데이터패스(Datapath) 구현 (컴퓨터 아키텍쳐 실습)

Computer Architecture LabLab 05: Register and Datapath1. 실험 목표CPU를 구성하는 요소 중 Datapath를 이해하고 구현한다.2 ... . 내용TSC instruction set을 처리할 수 있는 16bit-CPU의 datapath(ALU 및 Register) 부분을 Verilog를 이용하여 구현한다.datapath ... 다면, 아래의 제약사항을 지키는 한 자유롭게 구현할 수 있다.1. Register는 최대 32개만을 할당한다.2. CPU 내부는 Datapath부와 Control 부분으로 명확히 나뉘

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2013.03.08

다운로드 장바구니
디지털회로 실험 보고서 Datapath 코드(simple computer 일부), Registerfile, FunctionUnit등 이용

치를 이용하므로, CLK에 동기화 되어있다.Ddata : 넣어주는 데이터다. 이 값은, 먹스에 의해서, 외부에서 넣어주는 Data일 수도 있고, Datapath의 계산 결과로 나온 ... , Bdata : Aaddr,Baddr에 의해 선택된 레지스터에 저장된 값이다.Reg0~3 : 실제 Datapath에서 쓰이진 않지만

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,000원 | 등록일 2014.11.09 | 수정일 2016.11.10

다운로드 장바구니
디지털 시스템 설계실험 Verilog, Simple computer 구현(Control Unit, Datapath, Data memory 등) FPGA보드 결과 사진

확인)실험결과Simple Computer 설계도먼저 Simple Computer는 크게 ControlUnit과 Datapath로 구성되어있고 데이터를 저장하는 곳으로 Data ... 고 나오는 부분을 꼼꼼히 Trace하여 변경하여 주었다.기존에 작성하였던 Datapath에서 Data memory에 input을 넣어주기 위하여 AddressOut과 DataOut ... 하여 시뮬레이션을 실행하였다. 올바른 값이 출력되었다(input 2,3 - output 6)토의이번 실험은 앞서 구현한 Datapath와 ControlUnit등을 이용하여 최종

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,500원 | 등록일 2015.12.05 | 수정일 2018.05.16

다운로드 장바구니
[Flowrian] FSM with Datapath 방식 최대공약수 계산기의 Verilog 설계 및 시뮬레이션 검증

본 문서에서는 아래의 모듈들은 Verilog 언어로 설계하여 시뮬레이션 검증을 하였다.- 2 입력 8 비트 멀티플렉서 : RT 수준 Verilog 설계 및 시뮬레이션 검증- 8 비트 Ripple-Carry 뺄셈기 : RT 수준 Verilog 설계 및 시뮬레이션 검증- ..

Non-Ai HUMAN
| 리포트 | 38페이지 | 3,000원 | 등록일 2011.10.11

다운로드 장바구니
ODC 클록 게이팅을 이용한 저전력 프로세서 설계 (Design of Low Power Micro-Processor Using Clock Gating Based on ODCs Computation)

한국정보기술학회 김세호, 김희석

논문 | 7페이지 | 무료 | 등록일 2025.06.25 | 수정일 2025.06.28

다운로드
디지털 논리회로2 설계과제

디지털 논리회로2 설계과제 레포트*** 교수님*분반 전자전기공학부321***** ***목차알고리즘 분석 및 시스템 블록 설계ASMD Chart제어기 설계DataPath 설계 ... ], MUX2 = [Start, 0, Zero’] 이고,Ready = S_idle, Load_regs = S_idle•Start, Shift_regs = S_1, Decr_P = S_2 이므로G1, G0는 MUX의 Select 신호로 들어간다.DataPath 설계

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,500원 | 등록일 2021.11.17

다운로드 장바구니
충북대 디지털시스템설계 결과보고서4

. datapath에 사용된 서브 모듈 Mux, Register, Add, TriState_Buffer들의 코드들은 다음과 같다.control unitcontrol unit ... 의 output은 datapath에서 제어 입력으로 사용된다. state를 0으로 초기화하고 case문을 통해 처음 state 000에서는 sum = 0, i = 20을 수행하기 위해 iMux ... 는 것을 계속 반복하고 마지막 state 011에서는 i가 계속 감소하여 0이 됐기 때문에 i0가 0이 되어 state 100으로 넘어가 datapath에서 3-상태 버퍼의 인에이블

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2022.02.12 | 수정일 2022.02.14

다운로드 장바구니
판매자 표지

Elementary dedicated microprocessor - CU, DP Design 및 VHDL 코드 설계 레포트

Lab 08-1-다음 페이지에 주어진 code를 이용해서 알고리즘 실행에 필요한 Datapath를 구현하고 간단한 simulation을 통해 검증하라..Variable: i

리포트 | 11페이지 | 3,000원 | 등록일 2025.02.03

다운로드 장바구니
판매자 표지

고려대학교 디지털시스템실험 A+ 12주차 결과보고서

어려움이 있 었지만, function table을 기반으로 코드를 이해할 수 있었다. datapath와 control unit을 합쳐서 실 제로 작동하는 simple computer를 만들어 보고 싶다.

리포트 | 6페이지 | 2,000원 | 등록일 2023.06.21

다운로드 장바구니
파이프라인 데이터패스에서 조건 분기를 위한 스케줄링 (A Scheduling for Conditional Branches in Pipelined Data Paths)

한국정보기술학회 유희진

논문 | 7페이지 | 무료 | 등록일 2025.04.26 | 수정일 2025.05.14

다운로드
조선대학교 컴퓨터구조 기말 2013

, 위의 single cycle datapath에서 보인 lw 명령어를 실행하기 위한 제어신호값은 무엇인가?3. 위의 진리표의 ALUSrc 제어신호를 생성하도록 아래 회로를 완성

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2022.09.14

다운로드 장바구니
조선대학교 컴퓨터구조 기말 2018

과 DataPath를 사용하는 멀티사이클 프로세서를 가정하자.BEQ 명령어는, EQ 조건이 참일 때, 즉 R[rs]와 R[rt]의 값이 동일할 때에는, 아래에 보인 방식으로 분기

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2022.09.14

다운로드 장바구니
판매자 표지

중앙대학교 컴퓨터구조 A+ 기말고사 오픈북 참고자료

period”- write control 받는 애들은 rising clk + write ctrl시 업데이트Building a Datapath- Instruction memory(R/O ... )?(rd) with MemRead/MemWriteControlling a Datapath- ALU: lw/sw-00(add) beq-01(sub) R-type-10(use funct

시험자료 | 3페이지 | 3,000원 | 등록일 2025.04.15

다운로드 장바구니
상위수준합성을 위한 배정가능범위 축소 스케줄링 (Mobility Reduction Scheduling for High-Level Synthesis)

한국정보과학회 유희진, 유희용

논문 | 9페이지 | 무료 | 등록일 2025.02.28 | 수정일 2025.03.06

다운로드
판매자 표지

LGCNS 임베디드직 정규직 합격자소서

datapath를 구현하는 과제가 있었습니다. 전공에 대한 관심이 남달랐던 저와 동기는 같은 조가 되 어 과제를 수행하기로 결정했습니다. 저는 레지스터와 메모리, 그리고 제어신호 모듈

자기소개서 | 3페이지 | 3,000원 | 등록일 2023.11.13

다운로드 장바구니
인하대 컴퓨터구조론 과제3 mips multicycle verilog

, ALUOp 등의 제어신호 값이 들어오고, 이로 인해 datapath 내의 data와 control flow가 어떻게 되는지 눈으로 직접 볼 수 있었다.시뮬레이션 중 약간의 실수가 있

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2021.04.01

다운로드 장바구니
[특허청] 배치설계설명서

LogicAdder/Subtractor, Arithmetic & Logic Unit,Coordinates Conversion, Datapath,Divider, Floating Point

서식 | 4페이지 | 무료 | 등록일 2023.03.13

다운로드 장바구니

이전10개12 3 4 다음10개

파워링크

신청하기