• 통합검색(191)
  • 리포트(122)
  • 자기소개서(46)
  • 논문(18)
  • 서식(2)
  • 방송통신대(2)
  • 이력서(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

fpga 프로젝트 인하대 fpga verilog 계산기 FPGA 게임 verilog verilog디지털시계 하이닉스 설계
EasyAI “FPGA를이용한디지털시스템설계” 관련 자료
외 78건 중 선별하여 새로운 문서 초안을 작성해 드립니다
생성하기
판매자 표지는 다운로드시 포함되지 않습니다.

"FPGA를이용한디지털시스템설계" 검색결과 1-20 / 191건

  • 자료 표지
    FPGA를 이용한 디지털 시스템 설계(인하대) Counter 카운터 보고서
    FPGA를 이용한 디지털시스템 설계 REPORTCounter 설계1. 실험목표이번 실험의 목표는 순차회로 중 하나인 Counter를 설계한 후 시뮬레이션 하는 것이었다.2. 실험 ... bit 74163 Counter를 이용하여 8bit 74163 Counter를 설계한다.@1. 4bit Up Counter 코딩카운터는 수를 세는 순서에 따라 Up카운터와 Down ... 이론카운터란 미리 정해진 순서대로 계수하는 회로이다. 보통 2개 이상의 플립플롭의 조합으로 구성되어 있으며 플립플롭들이 미리 정해진 순서를 따라 상태를 변경하도록 설계한다.카운터
    리포트 | 16페이지 | 2,000원 | 등록일 2014.11.26 | 수정일 2015.09.30
    다운로드 장바구니
  • 자료 표지
    FPGA를 이용한 디지털 시스템 설계(인하대) 순차회로 보고서
    FPGA를 이용한 디지털시스템 설계 REPORTSequential Circuits 설계11. 실험목표이번 실험의 목표는 Sequential Circuit(순서회로)를 설계한 후 ... 시스템 설계에서 경우에 따라 래치의 입력을 반영할 시점을 조절할 필요가 있다. 즉, 입력 신호가 들어와도 입력 시기를 조절하여 Q의 상태변화가 없도록 하는 제어신호가 존재 ... 를 실행하게 한다.)순차회로의 조건문은 if문을 이용하였고, g = 1인 경우에 q에 d의 값이 할당되어 데이터 d의 값이 그대로 출력된다.이로써 게이트 D래치의 설계를 하
    리포트 | 19페이지 | 2,000원 | 등록일 2014.11.26 | 수정일 2015.09.30
    다운로드 장바구니
  • 자료 표지
    FPGA를 이용한 디지털 시스템 설계(인하대) MUX, Decoder, Comparator 보고서
    FPGA를 이용한 디지털시스템 설계 REPORTMUX , Decoder , Comparator 설계1. 실험목표이번 실험의 목표는 4-to-1 MUX , 2-to-4 Binary ... Decoder , 4bit Comparator , BCD-to-7 Segment Decoder를 설계한 후 시뮬레이션하는 것이었다.2. 실험과정 및 소스코드이번 실험에서는 총 4 ... 가지의 모듈을 설계하고 시뮬레이션하여 결과를 확인한다.코딩을 하기에 앞서 각 모듈의 기능을 자세히 알아본다.@1. 4-to-1 MUX 코딩이번 실험의 첫번째 주제는 MUX를 설계
    리포트 | 18페이지 | 2,000원 | 등록일 2014.11.26 | 수정일 2015.09.30
    다운로드 장바구니
  • 자료 표지
    FPGA를 이용한 디지털 시스템 설계(인하대) floating point adder, divider 보고서
    module floting_point_adder (clk, st, f1, f2, e1, e2, V, Done);input clk, st;input [4:0] f1, f2;input [3:0] e1, e2;output V, Done;parameter [1:0] S0 = ..
    리포트 | 12페이지 | 1,500원 | 등록일 2014.11.27 | 수정일 2014.12.01
    다운로드 장바구니
  • 자료 표지
    FPGA를 이용한 디지털 시스템 설계(인하대) 기말 프로젝트 볼링 점수 계산기 보고서
    인하대 FPGA를 이용한 디지털 시스템 설계 기말 프로젝트 외 기말고사 기출자료입니다.150점 만점에 140점을 맞은 자료(시연+리포트)입니다.시연은 만점 받았으며, 시연화면 ... 을 실행화면으로 올립니다.압축파일 내에 기말고사 기출문제 정리한 것과 파일 사용법이 함께 첨부되어있습니다. 많은 도움 되셨으면 좋겠습니다.* 파일 사용법 *FPGA 기말 프로젝트 파일 ... 이용법입니다.우선 전체 파일을 압축을 풀어줍니다.그 후에 쿼터스2가 깔려있는 드라이브에 (C드라이브에 깔려있으면 C드라이브에, D드라이브에 깔려있으면 D드라이브
    리포트 | 10,000원 | 등록일 2015.09.29 | 수정일 2016.12.01
    다운로드 장바구니
  • 자료 표지
    FPGA를 이용한 디지털 시스템 설계(인하대) 16bit Full Adder 보고서 (verilog코딩)
    FPGA를 이용한 디지털시스템 설계 REPORT1bit, 4bit full adder를 이용한 16bit full adder 설계1. 실험목표이번 실험의 목표는 Verilog언어 ... 를 이용하여 1bit , 4bit fulladder를 설계하고 최종적으로 16bit fulladder를 설계한 후 시뮬레이션하는 것이었다.2. 실험과정 및 소스코드16bit ... 에 Multiplexer를 사용한 설계를 하거나 16bit보다 적은 단위인 1bit,4bit,8bit fulladder를 사용하여 설계할 수 있다.이번에 이용하고자 하는 방법은 1
    리포트 | 12페이지 | 2,000원 | 등록일 2015.09.25
    다운로드 장바구니
  • 자료 표지
    FPGA를 이용한 디지털 시스템 설계, Quartus로 ALTERA 코딩을 한 볼링 게임
    FPGA를 이용한 디지털 시스템 설계의 최종 프로젝트는 quartus프로그램에서 verilog로 볼링게임 구현 및 점수를 계산하는 프로그램을 만드는 것이었다. 중간고사 이후 실습 ... 가 눌린 동작을 하기 때문에 적절한 delay를 주어야하는데 이 부분에서 한참을 고민한 끝에 0.5초마다 동작하는 변수를 이용하여 약 1초정도의 delay를 만들어 주었다. 그리고 ... 끝내 이해하지 못한 가장 의문인 부분이 있었다. 50MHz 클럭을 이용하여 계속해서 증가하는 변수인 count1을 11로 나눈 나머지로 하여 랜덤값을 만들었는데 이상하게도 첫 번
    리포트 | 1페이지 | 5,000원 | 등록일 2012.12.26
    다운로드 장바구니
  • 자료 표지
    FPGA를 이용한 디지털 시스템 설계(인하대) Traffic Light Controller 신호등 제어기 보고서
    FPGA를 이용한 디지털시스템 설계 REPORTTraffic Light Controller 설계1. 실험목표이번 실험의 목표는 유한상태머신(Finite State Machine ... )을 이용하여 Traffic Light Controller를 설계한 후 시뮬레이션 하는 것이었다.2. 실험이론이번 실험에서는 신호등을 제어하는 제어기를 설계할 것이다. 이를 설계하기 ... 엣지를 이용한다.)에 그 자신의 상태를 변화시킬 수 있다.이번에 설계하는 신호등 제어기는 고속도로(Highway)와 국도(Farmway)의 교차로를 모델로 하여 국도 양 끝에 존재
    리포트 | 9페이지 | 2,000원 | 등록일 2014.11.26 | 수정일 2015.09.30
    다운로드 장바구니
  • 자료 표지
    디지털시스템실험, Verilog를 이용해 BCD to 7 segment를 통한 계산기 설계 및 구현, FPGA보드 결과 포함
    디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서실험제목BCD to 7 Segment, 7 Segment를 통한 계산기 설계 및 ... 구현실험목표1. BCD 입력을 7-segment로 출력하는 디지털 회로 설계2. Clock을 이용하여 7-Segment를 순차적으로 표현하는 Controller 구현3. 가산기 ... 을 넣자 이에 해당하는 10진수 15가 표현되었다.토의이번 실험은 BCD to 7segment를 설계하고 FPGA 보드에 연결하여 작동해보는 실험이다. 기본적으로 4bit input
    리포트 | 5페이지 | 2,500원 | 등록일 2015.12.05 | 수정일 2018.05.23
    다운로드 장바구니
  • 자료 표지
    디지털 시스템 설계 - UART 를 이용한 FPGA의 LCD 구동
    디지털 시스템 설계Project 2Problem Statement and Design Specification이번 프로젝트는 1차 프로젝트에서 수행하였던 complete UART ... 과정은 사실 우리가 설계한 부분이 아니라 단순히 조교님께서 설계해주신 부분을 가져다 이용하는 것이기 때문이다. 마지막으로 total system에 대하여 검증해볼 것이다. UCF ... block diagram은 다음과 같다.상기의 system은 2개의 UART module과 LCD controller, FPGA 단으로 구성되어 있다. UART1에서 UART2
    리포트 | 13페이지 | 3,000원 | 등록일 2009.09.01
    다운로드 장바구니
  • 판매자 표지 자료 표지
    FPGA를 이용한 디지털 시스템 설계(인하대) Booth algorithm, 16bit multiplier (problem 4-21, 4-22 중간고사 코딩) 보고서
    FPGA를 이용한 디지털시스템 설계 REPORTProblems 4-21, 4-22설계Problems 4-21. Booth Algorithm1 - 1. 문제목표Problems 4 ... -21의 목표는 Booth Algorithm을 베릴로그를 이용하여 설계하고 시뮬레이션을 통해 동작을 확인하는 것이다.1 - 2. 문제접근방법Problem 4.21의 Booth ... algorithm설계는 처음부터 문제에 주어진 예문을 토대로 접근하였다.문제에 나온 Algorithm과정을 베릴로그로 그대로 구현하기 위해 노력하였다. 자세한 코드의 설명은 실험과정
    리포트 | 19페이지 | 2,500원 | 등록일 2014.11.27 | 수정일 2015.10.02
    다운로드 장바구니
  • 자료 표지
    fpga bcdconverter
    ?우해줘야하는데, 처음에 선언하지 않았고 if문을 통해 enable bit 가 1일 때 동작하게했어야 했는데 if문에 !를 적지 않아서 설계와는 다르게 동작하게 되었다.- 오류 ... 한 Verilog Module에 대한 설명Binary to bcd converter module의 원리는 4가지 방법으로 설명가능하다. 본 설계에는 입력을 8비트로한다.1 ... 2 십의자리 4 일의자리 9 이므로 출력값도 249 가 나오게되었다.- 작성한 Code가 잘 동작하지 않는다면 어디서 문제가 발생한 것인지?처음에는 N번 shift하는것으로 설계
    리포트 | 20페이지 | 2,000원 | 등록일 2021.05.05
    다운로드 장바구니
  • 자료 표지
    센서 기반의 IOT 시스템의 FPGA 설계 교육용 장비 (Education Equipment for FPGA Design of Sensor-based IOT System)
    하다. 이장비를 이용해서 “이미지센서 기반의 하드웨어 설계와 가속도센서 기반의 하드웨어 설계”의 사례를 소개하고 그 설계를 기반으로 “FPGA를 이용한 디지털시스템 설계” 교과목의 교육 ... 여러 가지 센서를 이용한 IOT(Internet Of Thing) 시스템의 FPGA 설계용 교육장비를 소개한다. 센서들은 다양한 출력 방식을 가지고 있어서 출력 방식에 따른 센서 ... 하다. 본 장비는 유,무선 네트워크에통신이 가능한 IOT 시스템을 위해서 한 칩에 디지털 하드웨어와 Linux System을 결합한 SOC(System on Chip) 설계가 가능
    논문 | 10페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17
    다운로드
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+
    를 이용하여 디지털 회로를 디자인 하기에 앞서 Schematic 설계를 수행해 본다. Schematic 설계는 ISE가 제공하는 여러가지 종류의 logic gate 심볼을 직접 불러와서 ... 배치하고 연결함으로써 디지털 회로를 디자인하고, Schematic 방식으로 설계한 logic을 최종적으로 FPGA Device Configuration까지 수행해서 동작을 확인 ... 한다.나. 실험 이론(1) ASICa. ASIC의 이해- 특정한 전자/정보통신 제품에 사용할 목적으로 설계된 비메모리 반도체 칩으로, 복잡한 큰 디지털 시스템은 앞서 소개한 TTL
    리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자회로실험 Verilog 언어를 이용한 Sequential Logic 설계실험 레포트
    방법을 익힌다.- Field Programmable Gate Array(FPGA) board 의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3 ... 1. 실험 제목Verilog 언어를 이용한 Sequential Logic 설계2. 실험 목표- Hardware Description Language(HDL)을 이해하고 그 사용 ... . 실험 장비 및 부품- Digilent Nexys4 FPGA BoardFPGA 보드는 범용 반도체(ASSP)와 주문형 반도체(ASIC)의 중간 정도에 위치한 성격을 가지는 logic
    리포트 | 9페이지 | 3,000원 | 등록일 2025.04.19
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab02(예비) / 2021년도(대면) / A+
    하고 연결함으로써 디지털 회로를 디자인하고, Schematic 방식으로 설계한 logic을 최종적으로 FPGA Device Configuration까지 수행해서 동작을 확인한다.나 ... . 실험 이론(1) ASICa. ASIC의 이해- 특정한 전자/정보통신 제품에 사용할 목적으로 설계된 비메모리 반도체 칩으로, 복잡한 큰 디지털 시스템은 앞서 소개한 TTL 등 ... 하여 디지털 회로를 디자인 하기에 앞서 Schematic 설계를 수행해 본다. Schematic 설계는 ISE가 제공하는 여러가지 종류의 logic gate 심볼을 직접 불러와서 배치
    리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    FPGA Board를 이용한 FSM회로의 구현 (up-counter) 예비레포트
    의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 실험 장비 및 부품- Digilent Nexys4 FPGA Board- Vivado ... FPGA Board를 이용한 FSM회로의 구현 (up-counter)예비레포트1. 실험 제목1) FPGA Board를 이용한 FSM회로의 구현 (up-counter)2. 실험 ... 을 설계하기 위해 만들어졌다. 프로세서나 기타 여러 가지 디지털 칩과 같은 특정한 집적회로를 설계하기 위해 사용된다. 이런 경우 HDL은 회로가 설계되고 만들어지기 전에 그 회로
    리포트 | 5페이지 | 1,000원 | 등록일 2022.11.06
    다운로드 장바구니
  • 자료 표지
    전전설2 실험2 예비보고서
    를 구현한다면 FPGA를 사용할 것이고, 단순한 논리회로를 설계한다면 CPLD를 이용할 것이다.- 일반 FPGA 는 어디로 배선될지 모르지만(로직 활용도에서 우수) CPLD는 가운데 ... 의 Schematic 설계를 수행해 본다.Schematic 설계는 ISE가 제공하는 여러 가지 종류의 logic gate 심볼을 직접 불러와서 배치하고 연결함으로써 디지털 회로를 디자인 ... 한다.Schematic 방식으로 설계한 logic을 최종적으로 FPGA Device Configuration 까지 수행해서 동작을 확인한다.2. 배경 이론 및 사전조사[2-1] PROM
    리포트 | 8페이지 | 2,000원 | 등록일 2022.11.30
    다운로드 장바구니
  • 자료 표지
    FPGA구조와 ASIC 설계 방법 실험 레포트
    이 가능한 내부선 계층구조는 FPGA의 논리블록을 시스템 설계자가 요구하는 대로 단일 칩 프로그래밍가능 빵판처럼 내부연결을 할 수 있다. 이 논리블록과 내부선은 제조공정 이후 ... 하여 가능한것보다 FPGA 설계 주기를 더 빠르게 가능한 병행 모델을 갖는 높은 수준 언어를 조합하는 방법으로 시스템C를 선전하였다. (라이브러리나 다른 확장이 되는 병렬 프로그래밍 ... Micro Systems, Inc.)의 코어파이어 디자인 슈트는 높은 수준 설계 엔트리에 그림형태의 데이터흐름 접근을 제공한다. 시스템베릴로그, 시스템VHDL, (셀록시카로부터) 헨델
    리포트 | 4페이지 | 2,500원 | 등록일 2021.11.08
    다운로드 장바구니
  • 자료 표지
    디지털시스템실험 2주차 결과보고서
    디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서이름 :학번 :실험제목① FPGA 및 Verilog의 이해, Verilog ... 를 통한 FPGA 프로그래밍 방법 이해실험목표① FPGA와 Verilog가 무엇인지 이해한다.② Verilog로 설계한 회로의 동작을 FPGA를 통해 검증한다.실험결과1. Quartus ... 을 이용하여 전체 시뮬레이션을 완료하였다.9. 시뮬레이션의 결과는 그림과 같다.4. FPGA 보드를 통한 검증1. Quartus 화면에서 Assignment > Pin Planner
    리포트 | 2페이지 | 1,000원 | 등록일 2020.07.29
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 07월 15일 화요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
12:39 오후
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기