"D래치"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

플립플롭 회로 Latch와 Flip Flop ATmega128 DDR 순차논리회로 광운대 기초전자 에지트리거 광운대학교 d플립 쉬프트 레지스터

판매자 표지는 다운로드시 포함되지 않습니다.

"D래치" 검색결과 1-20 / 559건

셀 간 상호작용을 이용한 다층구조 QCA D 래치 설계 (Multilayer QCA D latch design using cell interaction)

국제문화기술진흥원 장우영, 전준철

논문 | 6페이지 | 무료 | 등록일 2025.03.11 | 수정일 2025.03.28

다운로드
판매자 표지

디지털 회로 실험-RS래치와 D래치

디지털 회로실험실험9. RS래치와 D래치1. 목적-RS 래치의 원리와 구성 및 동작특성을 익힌다.-D 래치의 원리와 구성 및 동작특성을 익힌다.2. 관계 이론 요약RS NOR ... 할 수 없습니다.그림 2표 2D 래치 : SR 래치와 다르게 D 래치는 D라는 하나의 입력을 가지고, 새로운 또 하나의 입력, clock의 입력을 가진다. D래치는 CK이 0이면 Q ... 는 불변하고 CK가 1일 때만 반응한다. CK가 1일 때 D가 0이면 Q는 0, D=1이면 Q는 1을 출력한다.3. 실험순서실험순서1. RS NOR 래치 회로의 입력(R, S

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,000원 | 등록일 2022.09.10

다운로드 장바구니
다층구조 D 래치를 이용한 루프기반 QCA RAM 셀 설계 (Loop-Based QCA RAM Cell Design Using Multilayer-Based D Latch)

한국정보기술학회 서덕규, 전준철

논문 | 7페이지 | 무료 | 등록일 2025.05.24 | 수정일 2025.05.27

다운로드
기초전자회로실험 - D래치및 D플립플롭 예비레포트

2주차 예비레포트학번 :이름 :분반 :1. 실험 제목 : 15. D 래치 및 D 플립-플롭17. J-K 플립-플롭2. 실험 목적 :15-(1) 래치로 SPDT 스위치의 되튐 ... 에 의한 영향을 제거하는 방법에 대한 입증15-(2) NAND 게이트와 인버터를 이용한 게이티드 D 래치 구성 및 시험15-(3) D 플립-플롭의 데스트 및 래치와 플립-플롭의 몇 가지 ... 들을 Q와 Q’(보수 관계)로 나타내도 된다.D 래치의 기능의 특성을 요약해보면, E가 0일 때, 결과 Q, Q’는 상태를 유지하고, E가 1일 때, D(데이터)가 Q에 그대로

Non-Ai HUMAN
| 리포트 | 14페이지 | 2,000원 | 등록일 2021.02.27

다운로드 장바구니
판매자 표지

[A+]광운대_기전실2_2주차_D 래치 및 D 플립플롭_결과레포트

1. 실험 제목D 래치 및 D 플립-플롭2. 실험 결과/PRE/CLRInputQ/Q01X1010X01110Hold111Toggle[그림2-1] D F-F 실험 회로도3. 고찰이번 ... 에 따라 출력을 유지(hold)하거나 반전(toggle) 하는 것을 의미한다.4. 셀프 테스트(2) /S-/B 래치와 비교할 때 게이티드 D 래치의 장점은 무엇인가?D 래치의 장점 ... 은 /S-/B 래치에서는 허용되지 않는 입력 조건에 대한 문제를 해결할 수 있다는 장점을 가지고 있다. 즉, /S = /B = ‘1’일 때, 금지 상태가 된다. 이때, D 래치의 경우

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2026.01.04

다운로드 장바구니
D 래치 및 D 플립-플롭, J-K 플립-플롭 결과레포트

D 래치 및 D 플립-플롭, J-K 플립-플롭결과레포트1. 실험 제목1) D 래치 및 D 플립-플롭2) J-K 플립-플롭2. 실험 결과1) D 래치 및 D 플립-플롭(1) 입력 ... 조합에 대한 4가지 결과[D Flip-Flop]INPUTOUTPUTData01X1010X01110111(2) D 래치와 D 플립플롭의 차이점 설명D 래치와 D 플립플롭은 모두 ... 데이터를 저장할 수 있다. 하지만 D 래치는 데이터 입력과 동시에 출력이 바뀌는 반면에 D 플립플롭은 클럭의 상승 에지나 하강 에지에 맞춰 데이터 입력이 출력에 반영된다.(3) 동기

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2022.10.09 | 수정일 2022.10.14

다운로드 장바구니
D 래치 및 D 플립-플롭, J-K 플립-플롭 예비레포트

D 래치 및 D 플립-플롭, J-K 플립-플롭예비레포트1. 실험 제목1) D 래치 및 D 플립-플롭2) J-K 플립-플롭2. 실험 목적1) D 래치 및 D 플립-플롭- 래치 ... 로 SPDT 스위치의 되튐에 의한 영향을 제거하는 방법에 대한 입증- NAND 게이트와 인버터를 이용한 게이티트 D 래치 구성 및 시험- D 플립-플롭의 테스트 및 래치와 플립-플 ... -플롭의 전달 지연 특성 측정3. 실험 장비 및 부품1) D 래치 및 D 플립-플롭7486 quad XOR 게이트7400 quad NAND 게이트7404 hex 인버터7474

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,000원 | 등록일 2022.10.09 | 수정일 2022.10.14

다운로드 장바구니
판매자 표지

[A+]광운대_기전실2_2주차_D 래치 및 D 플립플롭_예비레포트

1. 실험 제목D 래치 및 D 플립-플롭2. 실험 목적1) 래치로 SPDT 스위치의 되튐에 의한 영향을 제거하는 방법에 대한 입증2) NAND 게이트와 인버터를 이용한 게이티드 ... D 래치 구성 및 시험3) D 플립-플롭의 테스트 및 래치와 플립-플롭의 몇 가지 응용회로 조사3. 실험 장비1) 7486 quad XOR 게이트[그림1 - 1,2] 7486 ... , Nand 게이트로 구성된 D래치3) Flip-Flop플립 - 플롭은 래치가 가지고 있는 한계를 극복하기 위해 만들어진 장치이다. 즉, 플립플롭은 메모리 저장이 가능하다. 래치

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,000원 | 등록일 2026.01.04

다운로드 장바구니
Flip-Flop과 Latch [플립플롭과 래치] D Latch에서 Flip-Flop까지

에 맞춰 동작하는 기능을 할 수 있는 친구를 만들어보려고 한다.플립플롭(Flip-Flop)과 래치(Latch)는 디지털 회로에서 1 비트의 정보를 보관, 유지할 수 있는 회로이 ... 며 Sequential Circuit의 기본요소이다. 본 글은 다음의 순서와 같이 플립플롭을 디자인하는 순서에 대해 정리하고자 한다.D LatchD Flip-Flop 디자인Flip ... -Flop의 Setup Time과 Hold TimeJK Flip-Flop과 T Flip-FlopD LatchD Latch는 두 개의 input(D, Enable)을 가진 Latch

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2022.08.26

다운로드 장바구니
<논리회로실험>D래치와D플립플롭

D래치와D플립플롭**전자공학과D latch and D flip-flop**Electronic EngineeringⅠ. 서 론1.1 D래치2개의 입력(D 및 Enable) 만을 갖 ... 는 래치 이다.그림 1. D래치 및 진리표1 비트 저장 및 투과(전달) 능력이 있다.Disable일 때는 데이터는 비트를 저장하여 저장된 비트를(`High` 또는 `Low`) 유지 ... . D래치 회로 구성D래치는 Gated SR 래치(또는 Enabled SR 래치)에서 입력 S의 역(Inverse) R을 구현시키기 위해, 단순히 인버터를 추가한 것과 같다.1.2

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2015.12.14

다운로드 장바구니
디지털 로직 실험 D래치와 D플립플롭

실험 14 D래치와 D플립플롭1. 실험 목표□ 래치(latch)가 SPDT 스위치의 바운스(bounce)를 제거하는 방법에 대한 증명.□ 4개의 NAND 게이트와 하나의 인버터 ... 로부터 게이트된(gated) D 래치 구성과 테스트.□ D 플립플롭의 테스트 및 래치와 플립플롭에 대한 몇 가지 응용 회로 조사.2. 사용 부품적색 LED녹색 LED7486 4조 ... et)하거나 리셋(reset)하는 입력을 가지고 있기도 한다. 이들 입력은 클럭 펄스가 필요하지 않기 때문에 비동기(asynchronous)입력으로 표시된다.D 래치4. 그림 14

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2015.07.20 | 수정일 2015.07.29

다운로드 장바구니
디지털공학실험 (래치회로 및 SR, D플립플롭)

결과 레포트디지털공학실험( 래치회로 및 SR, D플립플롭 실험 )과 목 명디지털공학실험이 름담당 교수실험 일자제출 일자결과 보고서1. 실험 목표- 기억소자로서 래치의 기본 개념 ... 을 이해하고 SR래치 및 SR, D플립플롭의 원리 및 동작 특성을 이해하는데 목적을 둔다.- 기본논리게이트를 응용하여 래치와 플립플롭 회로를 Breadboard에 구성한다.2. 관련 ... (NOR래치) 구성 실험④ SR플립플롭(NAND래치) 구성실험⑤ D플립플롭 구성(3) 실험과정① 각 실험마다 구성해야하는 회로를 확인하고 관련 이론들을 숙지

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2019.01.23

다운로드 장바구니
[디지털 결과]RS 래치와 D 래치

1. 제목 : RS 래치와 D 래치2. 소속 : 전자 정보 학부학번 :이름 :3. 실험목적1) 래치의 기본 개념을 파악한다.2) RS 래치와 D래치의 원리와 구성 및 특성 ... .0200.227(2) NOR 게이트를 이용한 D 래치 회로DQQ00.2114.77114.7540.208(3) 클록이 부착된 RS 래치 회로스티어링 게이트CRSQQ0014.7454 ... .205110.2250.222(4) 클록이 부착된 D 래치 회로스티어링 게이트CDQ000.17810.177100.16714.8265. 결 론이번 실험을 통해 순차논리 회로인 RS 래치와 D

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2010.11.12

다운로드 장바구니
D래치와 D플립플롭

디지털 논리회로설계 및 실습실험 14. D래치와 D플립플롭1. 실험 목표□ 래치(latch)가 SPDT 스위치의 바운스(bounce)를 제거하는 방법에 대한 증명.□ 4개 ... 의 NAND 게이트와 하나의 인버터로부터 게이트된(gated) D 래치 구성과 테스트.□ D 플립플롭의 테스트 및 래치와 플립플롭에 대한 몇 가지 응용 회로 조사.2. 이론 요약지금 ... , GREEN LED 점등? 실험 순서 5. D 래치 회로에 대한 관찰 내용 :- D래치 회로는 S-R 래치와는 달리 EN과 D 하나의 입력만을 가지고 있다. D입력이 HIGH일 때

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2010.04.04

다운로드 장바구니
d래치 &d플립플롭 verilog

1. 실험목적순차회로의 기본인 D래치와 D플립플롭을 Reset기능이 있는 32비트 Resettable flipflop으로 설계하고 순차회로 Verilog 설계의 기초를 배워본다 ... flipflopInstancerd_flipflop1bit Resettable D flipflop(2)Source code32비트 D래치module d32latch(d,clk,q);//32비트 D래치 ... (d[7:0]),.clk(clk),.q(q[7:0]));//8비트 래치 인스턴스를 사용해서 1~8비트를 8비트 래치로 만듬d8latch l1(.d(d[15:8]),.clk(clk

Non-Ai HUMAN
| 리포트 | 24페이지 | 1,500원 | 등록일 2010.12.21

다운로드 장바구니
RS 래치와 D 래치

사전보고서제출일학과전자공학과조학번조원이름성명Ch. 9 RS 래치와 D 래치- -1. 실험목적- 래치와 기본 개념을 파악한다.- RS래치의 원리와 구성 및 동작 특성을 익힌다. ... - D래치의 원리와 구성 및 동작 특성을 익힌다.2. 이론- NOR 게이트를 사용한 기본적인 RS래치디지털 회로는 조합회로와 순차회로로 구분할 수 있으며, 조합회로는 단순히 현재 ... . 지금까지 살펴본 래치 회로는 단순히 S와 R 입력 값을 조절함으로써 출력 Q 값을 유지시키거나 변화시켰다.- D 래치( D-Latch )위 그림은 NAND 2단의 SR

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2007.01.11

다운로드 장바구니
디지털로직실험/최신 디지털 공학 실험 14 D래치와 D플립플롭

실험 14D래치와 D플립플롭실험 목표래치(latch)가 SPDT 스위치의 바운스(bounce)를 제거하는 방법에 대한 증명.4개의 NAND 게이트와 하나의 인버터로부터 게이트 ... 된(gated) D 래치 구성과 테스트.D 플립플롭의 테스트 및 래치와 플립플롭에 대한 몇 가지 응용 회로 조사.사용 부품적색 LED녹색 LED7486 4조 XOR 게이트7400 4조 ... 조정 게이트와 인버터를 추가하여 기본 래치에 대해 간단한 변형을 줄 수 있다. 이 회로를 게이트된(gated) D 래치라고 한다. ENABLE 입력은 ENABLE이 참일 때 D

Non-Ai HUMAN
| 리포트 | 18페이지 | 1,000원 | 등록일 2014.06.29

다운로드 장바구니
Ch9. RS 래치와 D 래치

PageCh9. RS 래치와 D 래치사 전 보 고 서제출일학과조학번조원이름이름1. 실험목적(1) 래치의 기본 개념을 파악한다.(2) RS 래치의 원리와 구성 및 동작 특성 ... 을 익힌다.(3) D 래치의 원리와 구성 및 동작 특성을 익힌다.2. 이론RS 래치1) NOR 게이트를 사용한 기본적인 RS 래치RS동작상태(Q)00불변01Set(Q=1)10Reset(Q ... 이 되어 부정이 된다.위의 진리표에서 알 수 있는 바와 같이 NOR 게이트형과 NAND 게이트형 RS 래치의 동작상태는 서로 반대가 됨을 유의해야 한다.3) D 래치- D 래치

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,000원 | 등록일 2008.01.08

다운로드 장바구니
[실험결과보고서]D 래치 및 D 플립플롭 JK 플립플롭

[실험결과보고서]D 래치 및 D 플립플롭 / JK 플립플롭[실험결과보고서]D 래치 및 D 플립플롭 / JK 플립플롭래치 및 D 플립-플롭/ JK 플립-플롭실험목표래치로 SPDT ... 스위치의 되튐에 의한 영향을 제거하는 방법에 대한 입증NAND 게이트와 인버터를 이용한 게이트디 D 래치 구성 및 시험D 플립-플롭의 테스트 및 래치와 플립-플롭의 몇 가지 응용 ... 관련이론D 래치D 래치는 D라고 하는 하나의 데이터 입력을 가지고 있으며, 클럭 . 즉, 출력의 영향을 주는 Enable 과 하나의 데이터 입력D f로 구성된다플립플롭(flip

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2012.02.04

다운로드 장바구니
[컴퓨터공학기초설계및실험1 예비레포트] RS 및 D 래치(Latch) / JK,T 및 D 플립플롭(Filp Flop)

컴퓨터 공학 기초 설계 및 실험1예비보고서실험제목:RS 및 D 래치(Latch) (예비)JK, T 및 D 플립플롭(Filp Flop) (예비)예비보고서제목 및 목적제목RS 및 D ... 래치(Latch)목적기억소자로서 래치의 기본 개념을 파악하고 이해한다. RS 래치의 원리와 구성 및 동작 특성을 익힌다. D 래치의 원리와 구성 및 동작 특성을 이해하는데 목적 ... .NAND 게이트를 사용한 기본적인 RS 래치입 력출 력출력상태RSQn+1(Qn+1)’00QnQn’부정(금지)0110Reset1001Set1100무변화D 래치(D-Latch)기본 래치

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2015.04.12

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기