"ASIC 실험" 검색결과 1-20 / 124건

• 

  FPGA구조와 ASIC 설계 방법 실험 레포트

  예비 레포트- 실험날짜 : 2018년 11월 27일- 실험주제 : FPGA구조와 ASIC 설계 방법- 예비이론• FPGA & ASIC 정의FPGA(Field ... 한 플립플롭이나 더 완벽한 메모리 블록으로 된 메모리 요소를 포함하고 있다.주문형 반도체(Application Specific Integrated Circuit, ASIC)란, 특정 ... 에 소비자/설계자가 프로그램할 수 있으므로 요구되는 어떠한 논리기능도 수행할 수 있다.FPGA는 일반적으로 주문형 반도체(ASIC) 대용품보다 느리고, 복잡한 설계에 적용할 수 없

  리포트 | 4페이지 | 2,500원 | 등록일 2021.11.08

  다운로드 장바구니
• 

  ASIC실험

  2. 실험내용 title 6주차: Combinational Logic: odd parity checker(실험보고서)3. 설계방법 3-bit 데이터(S2, S1, S0

  리포트 | 5페이지 | 8,000원 | 등록일 2008.09.03

  다운로드 장바구니
• 

  ASIC 설계 및 실험 프로젝트 PPT

  ASIC설계 및 실험ASIC 설계 및 실험 PROJECTContents…Ⅰ. 게임 설명 Ⅱ. 프로젝트 개요 Ⅲ. 프로젝트 특징 IV. 코딩소스 및 설명 V. 프로젝트 후기 VI ... . 게임 시연ASIC설계 및 실험I. 게임 설명IIIIII공학 경영ASIC설계 및 실험IVVVII. 게임 설명추억의 똥 피하기 게임!! - 하늘에서 8개의 똥이 떨어진다. - 한정 ... 된 공간에 갇혀 있는 주인공! 무한히 똥을 피할 수 밖에 없다. - 떨어지는 똥을 계속 피하여 떨어진 개수만큼 움직이는 벌레를 목적지까지 움직이게 하면 게임성공.ASIC설계 및 실험

  리포트 | 20페이지 | 1,000원 | 등록일 2013.03.01

  다운로드 장바구니
• 

  ASIC 설계 및 실험 프로젝트 코드

  똥 피하기 게임게임의 요지: 하늘에서 8개의 똥이 떨어진다. 한정된 공간에 갇혀 있는 주인공! 무한히 똥을 피할 수 밖에 없다. 이곳에서 나가는 방법은 단 하나! 하늘에서 떨어지는 똥을 계속 피하여 떨어진 개수만큼 움직이는 벌레를 목적지까지 움직이게 하면 이 곳을 나갈..

  리포트 | 8페이지 | 1,000원 | 등록일 2013.03.01

  다운로드 장바구니
• 

  [asic실험] asic을 이용한 시스템 설계

  project-주차제어기조원전파통신공학과 9842398이주엽.컴퓨터공학과 9840936김현수.컴퓨터공학과 9850079윤철훈.1.주차제어기의 기능주차장의 현재상황과 주차비,그리고 진입제어기 및 출구와 입구에 있는 차량 출입 센서들을 제어하여 신호등의 빨간불과파란불로 결..

  리포트 | 7페이지 | 1,000원 | 등록일 2003.12.22

  다운로드 장바구니
• 

  [vhdl] asic설계실험 발표자료

  ..PAGE:1A S I C 설 계 실 험(스톱워치 설계)전자공학..PAGE:21. 전체 구성도..PAGE:32. 각 블록 설명Top★ 전체 블록의 signal들을 관리해줌..PAGE:42. 각 블록 설명State Machine★ 세 단계의 state ( idle, s..

  리포트 | 10페이지 | 1,000원 | 등록일 2003.12.22

  다운로드 장바구니
• 

  [ASIC] 경희대학교 ASIC 설계 및 실험 모든 보고서

  9/25일 전가산기를 이용한 2bit 전가산기 1. 이론 2비트 전가산기는 2개의 1비트 전가산기로 구성될 수 있으며, 1비트 전가산기는 2개의 반가산기와 OR 게이트로 구성될 수 있다. 따라서 구조적인 프로그래밍 방법으로 2bit 전가산기를 설..

  리포트 | 6페이지 | 1,000원 | 등록일 2004.01.21

  다운로드 장바구니
• 

  [디코더] ASIC실험-디코더설계

  ASIC 설계실험 결과 REPORT◎ 3×8 디코더 설계 ◎학과전자.정보 학부학년3학년학번:9844464성명박 원 규수업목요일 오후5∼6시50분1)이론디코더(Decorder

  리포트 | 5페이지 | 1,000원 | 등록일 2003.04.03

  다운로드 장바구니
• 

  [전자공학실험] ASIC 설계 전가산기 MUX

  - 전 가 산 기 -▲ 이 론반가산기는 2진수 한 자리만 계산할 수 있으므로 두 자리 이상을 계산할 때 사용 할 수 없다.일반적인 계산에서는 여러 자리인 2진수를 덧셈하게 된다. 두 자리 이상을 덧셈할 때는 아랫자리에서 올라온 자리올림을 덧셈하여 두 자리의 합을 계산하..

  리포트 | 8페이지 | 1,500원 | 등록일 2002.03.29 | 수정일 2021.12.21

  다운로드 장바구니
• 

  시립대 전전설2 A+ 2주차 예비레포트

  전자전기컴퓨터설계실험 II예비보고서Lab-02 Data Flow Modeling과목: 전자전기컴퓨터설계실험 II담당 교수: 교수님학과: 전자전기컴퓨터공학부학번:이름:제출일:목차1 ... . 서론31.1. 실험 목적31.2. 배경이론 및 개념32. 사전 조사123. In-Lab 실험 내용 및 예상결과163.1 실험 내용163.2. 예상결과194. 참고 문헌271 ... . 서론1.1. 실험 목적Design Tool 상에서 Verilog HDL을 사용하여 Digital logic을 설계한다.Verilog의 Gate Primitive를 사용하여 간단

  리포트 | 27페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+

  한다.나. 실험 이론(1) ASICa. ASIC의 이해- 특정한 전자/정보통신 제품에 사용할 목적으로 설계된 비메모리 반도체 칩으로, 복잡한 큰 디지털 시스템은 앞서 소개한 TTL ... Post-reportSchematic Design with Logic Gates실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어 ... 등으로 제작할 수 없고 고집적 ASIC으로만 가능하다.b. ASIC의 장점.- 제품의 고집적화, 소형 경량화, 성능 향상- 저전력화, 시스템 기술 보호- 경쟁력 강화- 신뢰성 향상

  리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab02(예비) / 2021년도(대면) / A+

  . 실험 이론(1) ASICa. ASIC의 이해- 특정한 전자/정보통신 제품에 사용할 목적으로 설계된 비메모리 반도체 칩으로, 복잡한 큰 디지털 시스템은 앞서 소개한 TTL 등 ... Pre-reportSchematic Design with Logic Gates날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 이용 ... 으로 제작할 수 없고 고집적 ASIC으로만 가능하다.b. ASIC의 장점.- 제품의 고집적화, 소형 경량화, 성능 향상- 저전력화, 시스템 기술 보호- 경쟁력 강화- 신뢰성 향상

  리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-02 예비리포트 (2020 최신)

  는데 Lab-01 실험에서는 standard logic IC를 이용했고 본 실험에서는 ASIC 방식을 이용한다. standard logic IC의 큰 단점이 복잡하고 큰 시스템은 제작하기 ... 전자전기컴퓨터설계실험Ⅱ예비리포트Lab-02 Schematic Design with Logic Gates작성일: 20.09.131. 실험목적Xilinx ISE Design ... Suite를 이용하여 digital logic을 schematic으로 설계하는 실험이다. ISE가 제공하는 다양한 Logic gate symbol을 사용해 회로를 설계하고 최종

  리포트 | 10페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-02 결과리포트 (2020 최신)

  는데 Lab-01 실험에서는 standard logic IC를 이용했고 본 실험에서는 ASIC 방식을 이용한다. standard logic IC의 큰 단점이 복잡하고 큰 시스템은 제작하기 ... 전자전기컴퓨터설계실험Ⅱ결과리포트Lab-02 Schematic Design with Logic Gates작성일: 20.09.191. 실험목적Xilinx ISE Design ... Suite를 이용하여 digital logic을 schematic으로 설계하는 실험이다. ISE가 제공하는 다양한 Logic gate symbol을 사용해 회로를 설계하고 최종

  리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증 예비레포트 NAND2,NOR2.X

  1. 실험 제목 [Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증]2. 실험 목적-Hardware Description Language(HDL)을 이해 ... 을 이용하여 설계하고, FPGA를 통하여 검증하는 방법을 익힌다.3. 실험 장비-digilent nexys4 FPGA board-development environment ... 한 메모리 블록으로 된 메모리 요소를 포함하고 있다.FPGA는 일반적으로 주문형 반도체(ASIC) 대용품보다 느리고, 복잡한 설계에 적용할 수 없으며, 소비전력이 크다. 그러나 개발

  리포트 | 4페이지 | 1,000원 | 등록일 2021.06.20

  다운로드 장바구니
• 

  생물정보학 결과보고서

  01. 실험목적- 생물정보학 학문을 이해하고 Tool 사용법을 익히며 이를 이용하여 미지의 유전자를 데이터베이스에 대조하고 어떤 서열인지 탐구한다 또한 단백질 서열의 서열 유사 ... 성을 비교해보고 DNA 및 단백질 서열 기반 생물 계통수를 그려본다02 . 실험이론1. 생물정보학 생명공학과 정보학의 합성어로 생물학 분야의 해석을 통계학과 컴퓨터 시스템의 도움 ... 을 받는 방식의 학문이다2. 생물정보학 Tool1 ) BLAST : B asic Local Alignment Search Tool Tool의 약자로 22개 이상의 핵산 서열이나 아미노

  리포트 | 14페이지 | 1,000원 | 등록일 2023.11.13

  다운로드 장바구니
• 

  전전설2 실험2 예비보고서

  실험2. Schematic Design with Logic Gates9/8~9/15예비보고서1. 실험 목적Design Tool을 사용하여 Digital logic ... 고, 속도가 빠르다는 점(35-60ns) 등을 꼽을 수 있다. 주로 비디오 게임기나 전자사전 등에 이용된다.PAL의 장단점- 논리기능 변경이 용이하고, 부품비용이 절감된다.- ASIC대비 ... 속도가 느리고 고급HW언어개발자가 부족하다. 개발환경 사전 구축이 어렵다.CPLD의 장단점- 대량생산으로 집적 회로를 제조하는 경우는 ASIC를사용하지만, 개발에 걸리는 기술

  리포트 | 8페이지 | 2,000원 | 등록일 2022.11.30

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-01 결과리포트 (2020 최신)

  적 간단한 논리 회로를 구현할 수 있다. Standard logic IC에는 TTL 패밀리와 CMOS 패밀리가 있다(첫 주 실험은 TTL 이용). 이에 반해 ASIC 방식은 복잡 ... 전자전기컴퓨터설계실험Ⅱ결과리포트Lab-01 Design with TTL gates작성일: 20.09.131. 실험목적디지털 설계의 장점과 TTL gate의 특성을 이해하고 OR ... gate, XOR gate, 가산기 등 여러 논리회로를 디자인한 후 실제로 설계하여 실험능력을 함양한다.2. 배경이론 및 사전조사디지털 설계는 다양한 장점이 있다. 1에 대응

  리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-01 예비리포트 (2020 최신)

  적 간단한 논리 회로를 구현할 수 있다. Standard logic IC에는 TTL 패밀리와 CMOS 패밀리가 있다(첫 주 실험은 TTL 이용). 이에 반해 ASIC 방식은 복잡 ... 전자전기컴퓨터설계실험Ⅱ예비리포트Lab-01 Design with TTL gates작성일: 20.09.061. 실험목적디지털 설계의 장점과 TTL gate의 특성을 이해하고 OR ... gate, XOR gate, 가산기 등 여러 논리회로를 디자인한 후 실제로 설계하여 실험능력을 함양한다.2. 배경이론 및 사전조사디지털 설계는 다양한 장점이 있다. 1에 대응

  리포트 | 9페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  건국대 전기전자공학부 편입학 학업계획서

  1.편입학 후 학업 계획을 서술하시오.저는 건국대학교 전기전자공학부에서 전기전자기초실험1,2, 전기전자기초설계및소프트웨어실습, 마이크로프로세서응용, 네트워크프로그래밍, 교류여자 ... 프로그래밍언어및실습, 전동기제어, 패턴인식, ASIC설계 등의 수업을 들었습니다. 저는 학부를 졸업하고 OOOO 쪽 회사에서 일을 했었습니다. 제가 건국대학교 전기전자공학부에 편입

  자기소개서 | 1페이지 | 3,800원 | 등록일 2022.12.22

  다운로드 장바구니