"중앙대 아날로그및디지털회로설계실습"의 검색결과 입니다.

통합검색(397)
리포트(396)
시험자료(1)

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

stopwatch 설계 중앙대학교 래치와 플립플롭 pwm제어회로 신호발생기 카운터

판매자 표지는 다운로드시 포함되지 않습니다.

"중앙대 아날로그및디지털회로설계실습" 검색결과 1-20 / 397건

[예비보고서]중앙대학교 아날로그및디지털회로설계실습 카운터 설계

11-1. 실습 목적JK Flip Flop을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. 또한 ... chattering 방지 회로에 대하여 학습한다.11-2. 실습 준비물부품JK Flip Flop 74HC73 : 4개NAND gate 74HC00 : 4개NOR gate 74HC02

리포트 | 4페이지 | 1,000원 | 등록일 2023.06.23

다운로드 장바구니
[A+]중앙대학교 아날로그및디지털회로설계실습 Stopwatch 설계 과제

위 표를 보면, 16분주 회로가 16진수의 수를 어떻게 만들어 내는지, 이를 10진수의 카운터로 바꿀 수 있는 방법을 소개하고 있다. 자세히 보면, 10진수가 되려면 10이 되

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
[A+]중앙대학교 아날로그및디지털회로설계실습 카운터 설계 과제

한다. 예를 들어서, 카운터를 할 때(숫자를 셀 때) 5V가 출력 되어야만(스위치 ON) 카운터 값이 1씩 오른다라고 할 때 디지털에서는 딱 0V와 5V로 나눠지는 것이 아니다. 그림 ... 에서 보이는 많은 굴곡들은 각각 1씩 치게 되어 원하는 카운터 값보다 훨씬 많은 값을 입력시켜준다. 이것을 방지하기 위한 회로가 바로 Chattering(채터링) 방지 회로이 ... 다.회로를 해석하자면, Chattering(채터링) 방지 회로에서 저항이 VCC와 연결되어 있는데, 그 저항은 Pull-up 저항이다.

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 래치와 플립플롭

8-1. 실습 목적순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.8-2. 실습 준비물부품NAND gate 74HC ... upply) : 1대함수발생기 (Function generator) : 1대점퍼선 : 다수8-3. 설계실습 계획서8-8-1 RS 래치의 특성 분석(A) RS 래치의 진리표를 나타내 ... 고, 아래 그림 RS 래치의 이론적인 상태도를 그린다.Ans.NAND 게이트로 구성한 RS래치 회로는 다음과 같다.

리포트 | 4페이지 | 1,000원 | 등록일 2023.06.23

다운로드 장바구니
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 신호발생기

4-1. 실습 목적Wien bridge RC 발진기를 이용하여 신호 발생기를 설계, 제작, 측정하며 그 동작을 확인한다.4-2. 실습 준비물부품Op amp. (UA741CN ... (Bread board) : 1개파워서플라이(Power supply) : 1대점퍼선 : 다수4-3. 설계실습 계획서4-3-1 신호발생기 설계(A) 그림 4-1에 주어진 Wien ... bridge 회로에서 V+와 V-의 관계식을 구하시오. 이 관계식을 이용하여 1.63 kHz에서 발진하는 Wien bridge 회로를 설계하시오. 다이오드 달기 전과 후

리포트 | 6페이지 | 1,000원 | 등록일 2023.06.23

다운로드 장바구니
[결과보고서]중앙대학교 아날로그및디지털회로설계실습 신호 발생기

실습 내용 및 분석4-4-1 설계한 Wien bridge oscillator 구현(A) 계획서의 4-3-1에서 설계한 대로, 그림 4-1에 주어진 Wien bridge 발진기를 제작하시오.이 때 Op-amp는 ±  전압을 공급하시오. ... 는   , 발진주파수가 1.613 kHz가 나왔다. 첫 번째, 두 번째 실험의 출력파형을 비교해보고, 설계된 회로로 이득을 변화시켜가며 왜곡된 파형과 출력 파형의 최대치 ... 을 목적으로 한다.Op amp에 인가되는 저항의 크기로 원하는 주파수와 gain을 설정하고, 다이오드를 연결하여 왜곡이 덜 발생하는 회로를 구성하였다.2. 실험결과4-4. 설계

리포트 | 7페이지 | 1,000원 | 등록일 2023.06.23

다운로드 장바구니
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 논리함수와 게이트

: 다수7-3. 설계실습 계획서7-3-1 XNOR 게이트 설계 및 특성 분석(A) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도 ... 를 그리고, XNOR (Excllulsive NOR)의 진리표를 사용하여 AND, OR, NOT 게이트로 XNOR의 회로도를 설계한다.Ans.1. NAND 게이트첫 번째로 NAND ... 게이트를 먼저 설계하였으며 AND, NOT 게이트를 활용하여 NAND 게이트를 구성하였다.다음페이지에서 회로와 Simulation 결과를 확인할 수 있다.그림에서 빨간색과 초록색

리포트 | 8페이지 | 1,000원 | 등록일 2023.06.23

다운로드 장바구니
판매자 표지

[A+] 중앙대학교 아날로그및디지털회로설계실습 예비보고서2 SMPS

리포트 | 6페이지 | 1,000원 | 등록일 2025.09.15

다운로드 장바구니
[결과보고서]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계

요약: 논리회로에서 전가산기 회로를 구성하여 실험하였다. 전가산기 회로는 A(피가수), B(가수), Cin(자리올림수)의 입력과 S(합), Cout(자리올림수) 출력으로 되있 ... 회로를 구성하였다. 입력 A0, A1, B0, B1, Cin과 출력 S0, S1, Cout가 있으며 앞의 실험과 똑같이 LED를 달아서 입출력을 확인하 였다. 논리식 ... 에서는 고려하지 않은 자리올림을 처리할 수 있도록 한 회로이며 반가산기 2개와 자리올림수로 구성되어있는 회로이다.

리포트 | 11페이지 | 1,000원 | 등록일 2023.06.23

다운로드 장바구니
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계

9-1. 실습 목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.9-2. 실습 준비물부품저항 330 Ω, 1/2W, 5% : 10개 ... (Power supply) : 1대함수발생기 (Function generator) : 1대점퍼선 : 다수9-3. 설계실습 계획서9-3-1 전가산기 설계(A) 전가산기에 대한 진리표를 작성한다.Ans.전가산기에 대한 진리표는 다음 페이지의 표이다.

리포트 | 5페이지 | 1,000원 | 등록일 2023.06.23

다운로드 장바구니
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 12. Stopwatch 설계

(A) 12-4-1 기본적인 클럭 생성 회로 및 카운터 회로 테스트Function generator를 이용하여 실습서와 동일하게 Frequency는 1 [Hz

리포트 | 5페이지 | 1,000원 | 등록일 2023.02.06 | 수정일 2023.02.09

다운로드 장바구니
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 11. 카운터 설계

를 구한다. 또한, 입력 신호, Q1 신호, Q2 신호의 파형을 함께 그린다.[그림 1]에 이론부의 [그림 14-2]의 비동기식 4진 카운터 회로를 나타내었다. High 신호는 5 ... [V]로 표현하였다. 이 회로에 1 [MHz]의 구형파 즉, 1 [us]를 주기로 갖는 구형파를 인가하였다. JK Flip Flop은 CLR이 High일 때 우리가 알고 있는 동작

리포트 | 5페이지 | 1,000원 | 등록일 2023.02.06

다운로드 장바구니
[A+]중앙대학교 아날로그및디지털회로설계실습 Stopwatch 설계 예비보고서

를 통하여 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 디지털 회로 구성요소에 대한 이해를 높이고 Datasheet를 읽고 분석하는 능력과 원하는 회로를 설계할 수 있는 능력을 배양한다. ... 크게 BCD to 7 Segment decoder 와 BCD 카운터, Binary 카운터 두 가지만 정리하겠다.BCD to 7 Segment decoder디지털 회로의 출력은 대 ... 를 선택하며 74HC192/193 칩은 up 카운트용 클럭 핀과 down 카운트용 클럭핀이 별도로 있어서 목적에 맞는 클럭 핀에 클럭을 인가하면 된다. 실습목적Stopwatch 설계

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
[A+]중앙대학교 아날로그및디지털회로설계실습 카운터 설계 예비보고서

카운터 등의 디지털 회로를 제작하다 보면 전원 및 작동을 위하여 다양한 종류의 스위치를 사용하게 된다. 대개 전원용으로는 토글 스위치를 사용하며, 동작용으로는 버튼 스위치를 많이 ... 상태가 될 수도 있다. 스위치를 끌 때도 마찬가지다. 이러한 현상을 chattering 현상이라고 하는데, 경우에 따라서는 회로 오동작의 원인이 되기도 한다.실습목적JK Flip ... Flop을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. 또한 chattering 방지 회로에 대하

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
[결과보고서]중앙대학교 아날로그및디지털회로설계실습 위상 제어 루프(PLL)

기로 구성되어있는데 VCO 부분의 캐패시터를 통해 이동주파수를 변경하였으므로 VCO 부분이 가장 중요하다고 생각한다.2. 실험결과6-4. 설계 실습 내용 및 분석6-4-1 위상제어 ... 요약: 이번 실험은 통신 분야에서 채널 설정에 많이 사용하는 PLL을 설계 및 구성하였다. 위상제어루프를 구성할 때 XOR 게이트를 사용했고 5V의 구형파를 인가하였다. VCO ... 루프의 설계그림 6-2의 위상 제어 루프를 구성한다.(Op amp의 동작전원은 ±5V이고, Logic gate의 동작전원은 5V & GND이다.)입력단에 기준신호(Frequency

리포트 | 7페이지 | 1,000원 | 등록일 2023.06.23

다운로드 장바구니
중앙대학교 아날로그및디지털회로설계실습 설계실습 11. 카운터 설계 A+ 예비보고서

11-1. 실습목적JK Flip Flop을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. 또한 ... upply) : 1대 함수발생기 (Function generator) : 1대 점퍼선 : 다수11-3 설계 실습 계획서11-3-1 4진 비동기 카운터이론부의 그림 14-2의 비동기 ... chattering 방지 회로에 대하여 학습한다.* 사용장비 오실로스코프(Oscilloscope) : 1대 브레드보드(Breadboard) : 1개 파워서플라이(Power s

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2022.09.15 | 수정일 2022.09.22

다운로드 장바구니
[A+]중앙대학교 아날로그및디지털회로설계실습 래치와 플립플롭 과제

문제 1설계 실습 영상의 edge-triggered 플립플롭의 타이밍 차트를 완성하시오. (Hint : Positive edge-triggered)

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
[A+]중앙대학교 아날로그및디지털회로설계실습 신호 발생기 과제

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 위상 제어 루프(PLL)

6-1. 실습 목적위상 제어 루프 회로의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 동기화(Phase Locking) 원리를 이해한다.6-2. 실습 준비물부품 ... board) : 1개파워서플라이 (Power supply) : 1대함수발생기 (Function generator) : 1대점퍼선 : 다수6-3. 설계실습 계획서6-3-1 위상제어루프

리포트 | 8페이지 | 1,000원 | 등록일 2023.06.23

다운로드 장바구니
중앙대학교 아날로그및디지털회로설계실습 설계실습 12. Stopwatch 설계 A+ 예비보고서

12-1. 실습목적Stopwatch 설계를 통하여 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 디지털 회로 구성요소에 대한 이해를 높이고 Datasheet를 읽고 분석 ... 하는 능력과 원하는 회로를 설계할 수 있는 능력을 배양한다. 12-2. 실습 준비물* 부품 Inverter 74HC04 : 8개 NAND gate 74HC00 : 3개 NOR gate

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2022.09.15 | 수정일 2022.09.22

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

문서 초안을 생성해주는 EasyAI

안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.

저는 아래와 같이 작업을 도와드립니다.

- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.

- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.

- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!

이런 주제들을 입력해 보세요.

- 유아에게 적합한 문학작품의 기준과 특성

- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요

- 작별인사 독후감