[결과보고서]중앙대학교 아날로그및디지털회로설계실습 신호 발생기

소개글

"[결과보고서]중앙대학교 아날로그및디지털회로설계실습 신호 발생기"에 대한 내용입니다.

목차

1. 서론
2. 실험결과
3. 결론
4. 참고문헌

본문내용

요약
: 이번 실험은 Wien bridge 신호발생기를 설계 제작, 측정하였다. 예비보고서에서 발진 주파수 = 1.63 kHz, Loop gain이   = 1을 갖기 위한 증폭기 이득   = 3을 갖도록 설계하였다.        을 통해  = 2를 중심으로 이득을 변화시키면서 파형을 관찰하였다. 첫 번째 실험으로 다이오드를 추가 하지 않은 신호발생기에서는    , 발진주파수가 1.667kHz가 나왔다. 두 번째 실험으로는 다이오드를 추가한 안정된 신호발생기는   , 발진주파수가 1.613 kHz가 나왔다. 첫 번째, 두 번째 실험의 출력파형을 비교해보고, 설계된 회로로 이득을 변화시켜가며 왜곡된 파형과 출력 파형의 최대치를 측정하였다.
1. 서론
이번 실험에서는 일정한 주파수와 위상, 크기를 가진 주기 함수를 발생시키는 신호 발생기를 설계하였다. 주파수와 신호 크기를 안정적으로 왜곡 없이 발생하는 것을 목적으로 한다.
Op amp에 인가되는 저항의 크기로 원하는 주파수와 gain을 설정하고, 다이오드를 연결하여 왜곡이 덜 발생하는 회로를 구성하였다.
2. 실험결과
4-4. 설계 실습 내용 및 분석
4-4-1 설계한 Wien bridge oscillator 구현
(A) 계획서의 4-3-1에서 설계한 대로, 그림 4-1에 주어진 Wien bridge 발진기를 제작하시오.
이 때 Op-amp는 ±  전압을 공급하시오.

참고 자료

중앙대학교 전자전기공학부, “아날로그 및 디지털 회로 설계 실습”, 이론 7