"위상고정루프 PLL"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

위상 고정 루프 위상루프 위상 제어 루프 PLL 설계 PLL divider phase locked loop matlab Lock in

EasyAI “위상고정루프 PLL” 관련 자료

+위상고정루프 PLL 예비 보고서3등록일 2019.07.29 | 총 2,107자 | 5페이지 | 1,000원
+위상고정루프 PLL 실험 결과 보고서..등록일 2019.07.29 | 총 2,235자 | 6페이지 | 1,000원

외 35건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표지는 다운로드시 포함되지 않습니다.

"위상고정루프 PLL" 검색결과 1-20 / 96건

루프 대역폭 조절기를 이용한 빠른 위상 고정 시간을 갖는이중 루프 위상고정루프 (A Fast Locking Dual-Loop PLL with Adaptive Bandwidth Scheme)

대한전자공학회 송윤귀, 최영식

논문 | 6페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드
디지털 하이브리드 위상고정루프(DH-PLL) 주파수 합성기의 위상잡음 분석 (analysis of phase noise in digital hybrid pll frequency synthesizer)

본 논문에서는 고속 주파수 스위칭 특성을 갖는 디지탈 하이브리드 위상고정루프(DH-PLL: Digital Hybrid Phase-Locked Loops)의 위상잡음을 분석 ... 하였다. 기존 위상고정루프에 비하여, 디지탈 하이브리드 위상고정루프는 D/A 변환기에서 발생하는 잡음이 전체 출력위상잡음에 추가되므로 위상잡음이 증가되는 문제점이 있다. 입력기준신호, D ... 폐루프 대역과 주파수 합성 분주비(N This paper addresses the phase noise analysis of high-speed DH-PLL(Digital

논문 | 8페이지 | 무료 | 등록일 2025.07.01 | 수정일 2025.07.05

다운로드
Current Modulator를 이용하여 유효커패시턴스를 크게 하는 위상고정루프 (Increased Effective Capacitance with Current Modulator in PLL)

대한전자공학회 김혜진, 최영식

논문 | 6페이지 | 무료 | 등록일 2025.03.16 | 수정일 2025.03.28

다운로드
기준 신호 스퍼의 크기를 줄인 두 개의 대칭 루프를 가진 위상고정루프 (A Reference Spur Suppressed PLL with Two-Symmetrical Loops)

대한전자공학회 최현우, 최영식

논문 | 7페이지 | 무료 | 등록일 2025.03.14 | 수정일 2025.03.28

다운로드
위상차 전압 변환기를 이용한 Fractional-N 위상고정루프 (A Fractional-N PLL with Phase Difference-to-Voltage Converter)

본 논문에서는 기존의 fractional-N 위상고정루프의 가장 큰 문제점인 fractional 스퍼를 억제하기 위해 위상차-전압 변환기(Phase Difference-to ... -Voltage Converter : PDVC)를 도입하였다. PDVC는 위상주파수 검출기 출력 신호의 위상차에 따라 전하펌프의 전류량을 조절한다. 제안한 구조는 위상 주파수 검출기 ... (phase frequency detector) 신호들의위상차가 커지면 전하펌프(charge pump) 전류를 감소시켜 fractional 스퍼를 줄일 수 있는 구조이다. 회로는 1

논문 | 9페이지 | 무료 | 등록일 2025.07.05 | 수정일 2025.07.10

다운로드
두 개의 입력을 가진 VCO를 이용하여 루프필터와 스퍼 크기를 줄인 위상고정루프 (A Loop Filter Size and Spur Reduced PLL with Two-Input Voltage Controlled Oscillator)

한국정보통신학회 최영식, 문대현

논문 | 8페이지 | 무료 | 등록일 2025.03.14 | 수정일 2025.03.28

다운로드
두 개의 이득 값을 가지는 전압제어발진기를 이용하여 유효 커패시턴스를 크게 하는 위상고정루프 (An Available Capacitance Increasing PLL with Two Voltage Controlled Oscillator Gains)

대한전자공학회 장희승, 최영식

논문 | 7페이지 | 무료 | 등록일 2025.03.12 | 수정일 2025.03.28

다운로드
LiDAR 시스템용 절대시간 측정을 위한 위상고정루프 기반 시간 디지털 변환기 설계 (Design of Phase Locked Loop (PLL) based Time to Digital Converter for LiDAR System with Measurement of Absolute Time Difference)

하였다. 설계된 시간 디지털 변환기는 라이다 시스템에 적용하기 위하여 긴 측정시간과 절대적인 50ps를 측정할 수 있어야하는데 위상고정루프의 625MHz 클록을 기준클록으로 사용하기

논문 | 8페이지 | 무료 | 등록일 2025.06.26 | 수정일 2025.07.04

다운로드
샘플-홀드 커패시터와 전압제어발진기 신호에 동작하는 피드포워드 루프필터를 가진 단방향 전하펌프를 가진 위상고정루프 (A PLL with an Unipolar Charge Pump and a Loop Filter consisting of Sample-Hold Capacitor and FVCO-sampled Feedforward Filter)

한국정보전자통신기술학회 한대현

논문 | 7페이지 | 무료 | 등록일 2025.04.09 | 수정일 2025.05.08

다운로드
위상고정루프 PLL 예비 보고서3

실험 예비 보고서정보통신공학과201530241 강준기● 실험 목적- 한 개의 IC와 몇 개의 소자를 이용하여 어떻게 평형 변조기를 구성하는지 확인한다.- 변조기의 균형을 정확하게 맞추는 방법과 정확하게 균형이 잡힌 변조기가 반송파 신호를 최대한 억제하는 것을 확인한다...

리포트 | 5페이지 | 1,000원 | 등록일 2019.07.29

다운로드 장바구니
위상고정루프 PLL 실험 결과 보고서(3)

를 천천히 증가시켜 PLL이 입력주파수에 고정되는 주파수를 기록한다. 이것이 최저 포착 지점이고 포착지점이 저역통과 필터와 루프이득 조정의 함수관계이다.● 실험 사진-내부 VCO 주파수 ... 의 크기도 변하는 것을 알수 있다. 따라서 회로가 고정되었다는 것을 알수 있다.8. 입력주파수를 10kHz 이하로 천천히 감소시키고, 입력 주파수가 감소될 때, 위상차가 멀어지 ... 는지 가까워지는지 확인하고 출력전압에는 어떤 결과가 나타나는지 확인하라.9. 내부 VCO는 입,출력 주파수 위상이 고정되거나 180도 차이가 날 때까지 입력주파수를 추적한다. 이 이상

리포트 | 6페이지 | 1,000원 | 등록일 2019.07.29 | 수정일 2023.06.22

다운로드 장바구니
위상 고정 루프 회로(Phase Locked Loop, PLL) 예비보고서

위상 고정 루프 회로(Phase Locked Loop, PLL)예비보고서1. 실험 목적본 실험을 통해VCO(Voltage-Controlled Oscillator)의 동작을 확인 ... 기 등2.2 위상고정루프 (PLL, Phase Locked Loop)1)정의위상 고정 루프 (PLL)는 한 회로 기판이 온보드 클럭의 위상을 외부 타이밍 신호와 동기화 할 수 있 ... 하여 인가 조절 전압을 변화시킴으로써 주파수를 변화시킨다.4) VCO 활용전압 제어가 가능한 점을 이용하여 수신기에서 수신 클록의 추출 등에 많이 이용됨- PLL(위상동기루프)을 구성

리포트 | 4페이지 | 1,000원 | 등록일 2020.07.27

다운로드 장바구니
금오공대 아날로그회로응용설계 - 위상 고정 루프(회로 설계2) 레포트

>▶ 결론 - 주어진 위상 고정 루프 회로를 ADALM2000을 통해 진행하였습니다. 원하는 파형의 모습이 잘 나오지 않아 여러 번 실험을 진행하여 위와 같은 형태의 주파수 파형 ... 을 나타내었고, 이를 통해 PLL의 주파수 locking 동작을 검증 하였습니다. 결과적으로, 두 신호의 파형의 형태는 동일하거나 비슷하고, 위상만 차이가 있던 것은 대략 2 ... ■ PLL의 상용칩을 이용한 설계1. 8번 /9번 pin들에 연결된 Ro와 Co의 값에 따라 VCO의 발진 주파수의 범위 결정 (본 설계에서 +/- 5V 이용)< 중 략

리포트 | 8페이지 | 10,000원 | 등록일 2021.07.02 | 수정일 2022.01.20

다운로드 장바구니
아날로그 부대역 선택 루프를 이용한 위상 고정 루프 (Phase Locked Loop with Analog Band-Selection Loop)

이 논문에서는 기존의 위상고정루프에 아날로그 회로 부대역 선택 루프를 추가한 위상고정 루프 회로를 제안한다. 제안한구조는 위상고정이 안된 상태 에서는 아날로그 부대역 선택 루프 ... 를 통해 빠르게 위상고정 상태에 근접하고, 위상고정이 된 상태에서는 위상 잡음 제거에 유리한 미세 루프로 동작한다. 주파수 전압 변환기를 도입하여 안정성을 증가시키고 잡음도 더 제거 ... 하였다. 제안한 위상 고정 루프는 0.18μm CMOS 공정을 사용 하여 HSPICE 시뮬레이션을 통해 예측되는 결과를 검증하였다. In this paper, a novel

논문 | 9페이지 | 무료 | 등록일 2025.06.10 | 수정일 2025.06.16

다운로드
판매자 표지

아날로그및디지털회로설계실습 결과보고서6

주파수는 입력 신호의 주파수로 고정되게 된다. 즉, 출력 위상의 차이 로 주파수의 차이는 이 된다.PLL은 위상 검출기(Phase Detector), 루프 필터(Loop ... 아날로그 및 디지털 회로 설계실습결과보고서 66. 위상 제어 루프(PLL)요약:6-4-1) PLL 회로를 회로도와 같이 설계하고 측정 5Vpp, 5kHz의 입력파형을 넣어준 결과 ... 를 가지고 전압제어 발진기를 제어하는 피드백 시스템이다. PLL의 위상을 고정한다는 것은 주파수를 고정한다는 것과 비슷하여서 출력 신호의 위상을 입력 신호의 위상에 고정하게 되면 출력

리포트 | 14페이지 | 1,000원 | 등록일 2025.06.29

다운로드 장바구니
Ku-Band용 위상 고정 고조파 발진기 설계 (Design of Ku-Band Phase Locked Harmonic Oscillator)

본 논문에서는 아날로그 위상 고정 루프(PLL: Phase Locked Loop)를 이용한 무선 LAN(Wireless Local Area Network)용 위상 고정 고조파 ... 위상 고정 루프 회로로 구성된다. 발진기의 8.5 GHz의 기본 주파수는 위상 고정 루프를 위한 귀환 신호로 이용되고 17.0 GHz의 2차 고조파는 출력으로 이용되므로 위상 ... 고정 루프 회로를 간단히 하였다. 위상고정 고조파 발진기의 발진 출력은 17.0 GHz에서 2.17 dBm, 기본 주파수와 3차 고조파 억압 특성은 각각 31.5 dBc, 29

논문 | 7페이지 | 무료 | 등록일 2025.07.16 | 수정일 2025.07.20

다운로드
판매자 표지

아날로그및디지털설계실습 예비보고서 6주차

신호의 위상에 고정하게 되면 출력 주파수는 입력 신호의 주파수로 고정되게 된다. PLL의 기본 3가지 요소는 위상 검출기(Phase Detector), 루프 필터(Loop ... 아날로그 및 디지털 회로 설계실습예비보고서 61. 위상 제어 루프(PLL)6-1. 실습목적위상 제어 루프 회로의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 ... 과 비교하여 두 입력의 위상 차이를 가지고 전압제어 발진기를 제어하는 피드백 시스템이다. PLL의 위상을 고정한다는 것은 주파수를 고정한다는 것과 비슷하여서 출력 신호의 위상을 입력

리포트 | 12페이지 | 1,000원 | 등록일 2025.07.26

다운로드 장바구니
실습 6. 위상 제어 루프(PLL)

하였다.1. 서론위상 제어 루프(PLL)는 출력신호의 위상을 입력 신호의 위상에 고정하여 출력주파수와 입력신호의 주파수로 고정되게 하는 것이다. 자세한 동작원리는 다음과 같다. 전압제어 ... 아날로그 및 디지털 회로설계 실습실습 6. 위상 제어 루프(PLL)소속담당교수수업 시간조번호조원실습 6. 위상 제어 루프(PLL)(조: 실험날짜: 보고서 제출날짜:)요약: 위상 ... 출력 전압도 천천히 변하게 된다. 발진기의 출력과 기준 파형의 주파수가 같아진다면, 위상 검출기의 파형은 일정한 형태를 가지게 되고 루프 필터를 통과한 전압도 고정되어 위상이 고정

리포트 | 6페이지 | 1,000원 | 등록일 2023.10.17

다운로드 장바구니
6. 위상 제어 루프(PLL) 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

검출기의 파형은 일정한 형태를 가지며 루프 필터를 통과한 전압도 고정되어 결국 위상이 고정된다. PLL 의 위상을 고정시키거나 변화시키는 특성으로 인해 디지털/아날로그 회로 ... 아날로그 및 디지털 회로 설계 실습 -실습 6 예비보고서- 위상 제어 루프(PLL) 소속 중앙대학교 전자전기공학부 담당 교수님 *** 교수님 제출일 2021.10.14(목) 분반 ... 의 위상차이를 가지고 전압 제어 발진기를 제어하는 피드백 시스템이다. 시스템의 블록도는 다음과 같다. 이때 PLL 의 3개의 기본 요소는 위상 검출기, 루프 필터, 가변 발진기(전압

리포트 | 17페이지 | 1,000원 | 등록일 2022.09.22 | 수정일 2023.01.03

다운로드 장바구니
실습6.위상제어루프PLL 예비보고서 중앙대 아날로그 및 디지털 회로 설계 실습

가 같아지면 위상 검출기의 파형은 일정한 형태를 가지게 되고 루프필터를 통과한 전압도 고정되어 위상이 고정된다.PLL 은 위상(+주파수)을 고정시키거나 변화시킬 수 있다. PLL ... 을 제어하는 피드백 시스템이다. PLL 은 기본적으로 1. 위상 검출기 2. 루프 필터 3. 가변 발진기 로 이루어져있다.1. 위상 검출기 phase detectorVref ... 이론부의 위상 제어 루프를 이해하여 요약, 설명하고 실제 사용되는 분야에 대해서 서술한다. 위상 제어 루프는 두 입력의 위상 차이를 가지고 전압제어 발진기의 input dc 전압

리포트 | 14페이지 | 1,000원 | 등록일 2021.07.17

다운로드 장바구니

이전10개12 3 4 5 다음10개

파워링크

신청하기